首页 | 官方网站   微博 | 高级检索  
     

基于可编程器件的加法器结构研究
引用本文:杨靓,黄士坦.基于可编程器件的加法器结构研究[J].计算机工程与应用,2002,38(24):46-49.
作者姓名:杨靓  黄士坦
作者单位:西安微电子技术研究所,西安,710054
基金项目:部委重点预研项目资助课题(编号:417010202-5
摘    要:加法运算是数字信号处理最基本的运算,随着各种可编程逻辑器件在数字信号处理领域越来越多的应用,高速加法器在可编程器件上的研究应该得到人们的重视。文章根据VirtexTM-E器件的特点,分析了各种常用加法器结构在可编程器件上实现的可行性和将遇到的问题,给出了一种适于可编程器件的行波进位/跳跃进位加法器实现形式。

关 键 词:加法器  FPGA  VirtexTM-E
文章编号:1002-8331-(2002)24-0046-04
修稿时间:2002年9月1日

The Research on High-speed Adder Implement in Programmable Device
Yang Liang Huang Shitan.The Research on High-speed Adder Implement in Programmable Device[J].Computer Engineering and Applications,2002,38(24):46-49.
Authors:Yang Liang Huang Shitan
Affiliation:Yang Liang Huang Shitan 1
Abstract:Add operation is one of the most fundamental operations in digital signal processing.The research on high-speed adder implement in programmable device should be recognized as all kinds of programmable device applied to the area of digital signal processing.In this paper,based on the characteristic of Virtex TM -E device,it analyzes carefully the problem of each adder's implementation in programmable device.At last,the ripple carry adder /carry-skip adder suitable to programmable device is present.
Keywords:Adder  FPGA  Virtex    TM    -E  
本文献已被 CNKI 维普 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号