首页 | 官方网站   微博 | 高级检索  
     

一种面向嵌入式应用的片上系统:腾跃-1
引用本文:王蕾,陆洪毅,王进,戴葵,王志英.一种面向嵌入式应用的片上系统:腾跃-1[J].电子学报,2005,33(11):2036-2039.
作者姓名:王蕾  陆洪毅  王进  戴葵  王志英
作者单位:国防科学技术大学计算机学院,湖南长沙,410073;国防科学技术大学计算机学院,湖南长沙,410073;国防科学技术大学计算机学院,湖南长沙,410073;国防科学技术大学计算机学院,湖南长沙,410073;国防科学技术大学计算机学院,湖南长沙,410073
基金项目:国家自然科学基金,中国科学院资助项目
摘    要:本文介绍了面向嵌入式应用的片上系统芯片:腾跃-1的设计和实现技术.该芯片包括32位嵌入式RISC微处理器内核、通用存储器控制器、LCD控制器、片上总线和各种外围设备.微处理器内核采用自主设计的指令集体系结构.该芯片已经在中芯国际0.18μm工艺上通过验证,主频300MHz@1.8V,可以应用于信息安全领域的身份认证和数据加密等应用.本文最后对芯片的进行了性能评测.

关 键 词:片上系统  嵌入式微处理器  体系结构  流水线  cache  存储器控制器
文章编号:0372-2112(2005)11-2036-04
收稿时间:2004-03-12
修稿时间:2004-03-122005-06-06

A High Performance Embedded SoC:TengYue-1
WANG Lei,LU Hong-yi,WANG Jin,DAI Kui,WANG Zhi-ying.A High Performance Embedded SoC:TengYue-1[J].Acta Electronica Sinica,2005,33(11):2036-2039.
Authors:WANG Lei  LU Hong-yi  WANG Jin  DAI Kui  WANG Zhi-ying
Affiliation:National University of Defense Technology,School of Computer,Changsha,Hunan 410073,China
Abstract:TengYue-1 is a microprocessor subsystem for embedded applications.Its heart is a 32-bit RISC microprocessor based on an instruction set architecture (ISA) designed by us.Through a WISHBONE compatible on-chip bus,the microprocessor,a universal memory controller,a LCD controller and other peripheral I/Os formed the SOC.TengYue-1 has been implemented and verified in SMIC 0.18μm CMOS technology,and the maximum clock frequency is 300MHz@1.8V.This paper presents the design and implementation of TengYue-1.We used 9 ARM benchmarks to evaluate the performance of the microprocessor and the results showed that it met our goal.We also found a simple solution to the memory access conflict problem caused by the microprocessor core and the LCD controller.
Keywords:cache
本文献已被 CNKI 维普 万方数据 等数据库收录!
点击此处可从《电子学报》浏览原始摘要信息
点击此处可从《电子学报》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号