|
|||||
|
|
| 集成电路可制造性经济学模型（二）：后道工序及综合效益模型 | |
| 引用本文： | 郝跃,许居衍.集成电路可制造性经济学模型（二）：后道工序及综合效益模型[J].电子科技,1995(2):16-20. |
| 作者姓名： | 郝跃 许居衍 |
| 作者单位： | 西安电子科技大学微电子所，中国华晶电子集团公司，电子科学研究院基础部 |
| 摘 要： | 文章在讨论集成电路（ＩＣ）制造后工序特点基础上，提出了广义后道工序成本模型，该模型综合考虑了ＩＣ封装、总测及老化工序全过程，系统得到了可设计的经济学模型。最后，文章给出了一个集成电路工厂在某产品生命周期内的综合效益最优化模型，为ＩＣ可制造性设计和ＩＣ制造提供了经济学依据。 |
| 关 键 词： | 集成电路 经济学模型 制造 |
| 本文献已被 CNKI 维普 等数据库收录！ | |
