|
|||||
|
|
| 0．5um CMOSI艺下GCNMOSESD保护电路设计 | |
| 引用本文： | 孙天奇,张宗江,邹衡君,王春荣,傅兴华.0．5um CMOSI艺下GCNMOSESD保护电路设计[J].硅谷,2010(20):103-103,93. |
| 作者姓名： | 孙天奇 张宗江 邹衡君 王春荣 傅兴华 |
| 作者单位： | [1]贵州大学电子科学系,贵州贵阳550025 [2]贵州省微纳电子技术重点实验室,贵州贵阳550025 |
| 摘 要： | 分析GCNMOS的特点和工作机理，设计一种基于CSMC0．5um2P3MCMOSiE艺下改进的ESD保护电路，并对版图设计进行了优化。测试结果表明，芯片的抗EsD能力达到3600V，实现了对芯片的全方位ESD保护。 |
| 关 键 词： | ESD HBM GCNMOS 版图优化 |
| 本文献已被 维普 等数据库收录！ | |
