| 并行处理二维图形加速引擎结构设计 |
| |
| 引用本文： | 田泽,韩立敏,张骏,任向隆. 并行处理二维图形加速引擎结构设计[J]. 计算机工程与设计, 2015, 0(3): 823-828 |
| |
| 作者姓名： | 田泽 韩立敏 张骏 任向隆 |
| |
| 作者单位： | 中国航空工业西安航空计算技术研究所,陕西西安,710068 |
| |
| 摘 要： | 为提升二维图形操作的执行效率，提出一种并行计算结构的二维图形加速引擎，能够同时对典型的二维图形、文本和图像进行处理，显著增强二维图形图像的处理效率。基于Xilinx Virtex6 xc6v1x760构建FPGA原型系统，进行功能验证和性能评估，评估结果表明，相比Marvell PXA300，该二维图形加速器能更加有效地加速二维图形操作，CPU 使用硬件调用在加速引擎上执行二维图形操作比软件执行平均快23倍，在SMIC 65nm CMOS工艺下，加速器的工作速度可达325 M Hz ，满足设计需求。
|
| 关 键 词： | 图形处理器 二维图形 硬件加速器 光栅操作 位图 |
Architecture design for parallel processing 2D graphics accelerating engine |
| |
| TIAN Ze , HAN Li-min , ZHANG Jun , REN Xiang-long. Architecture design for parallel processing 2D graphics accelerating engine[J]. Computer Engineering and Design, 2015, 0(3): 823-828 |
| |
| Authors: | TIAN Ze HAN Li-min ZHANG Jun REN Xiang-long |
| |
| Affiliation: | TIAN Ze;HAN Li-min;ZHANG Jun;REN Xiang-long;Aeronautics Computing Technique Research Institute,Aviation Industry Corporation of China; |
| |
| Abstract: | |
| |
| Keywords: | graphic processing unit 2-dimension graphic hardware accelerator ROP bitmap |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
