| 星载SAR实时成像处理器的FPGA实现 |
| |
| 引用本文： | 熊君君,王贞松,姚建平,石长振.星载SAR实时成像处理器的FPGA实现[J].电子学报,2005,33(6):1070-1072. |
| |
| 作者姓名： | 熊君君 王贞松 姚建平 石长振 |
| |
| 作者单位： | 中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039;中国科学院计算技术研究所,北京,100080;中国科学院研究生院,北京,100039 |
| |
| 基金项目： | 国家自然科学基金，国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 本文提出了一种用FPGA实现星载合成孔径雷达实时成像处理器的方法,用来实现星载SAR的CS算法(或RMA算法).该实时成像处理器由7片Xilinx公司的商业FPGA实现,其中4片作为并行的处理单元;一片为CS因子的生成单元;一片为SDRAM控制单元;一片为系统的控制单元.该系统将流水处理和并行处理相结合,从而极大的减少了处理时间.同时根据算法各运算对数据的精度要求不同,将浮点运算和定点运算结合在一块,减少了硬件开销.该系统工作在100MHz时,33秒左右能完成16k*16k星载样本点的成像,并对加拿大Radarsat的雷达原始信号进行成像处理,成像质量能达到要求.
|
| 关 键 词： | CS算法 实时成像处理器 FPGA 流水处理 并行处理 |
| 文章编号： | 0372-2112(2005)06-1070-03 |
| 收稿时间： | 2004-04-30 |
The FPGA Design of on Board SAR Real Time Imaging Processor |
| |
| XIONG Jun-jun,Wang Zhen-song,Yao Jian-ping,SHI Chang-zhen.The FPGA Design of on Board SAR Real Time Imaging Processor[J].Acta Electronica Sinica,2005,33(6):1070-1072. |
| |
| Authors: | XIONG Jun-jun Wang Zhen-song Yao Jian-ping SHI Chang-zhen |
| |
| Affiliation: | 1. Institute of Computing Technology,Chinese Academy of Sciences,Beijing 100080,China;2. Graduate School of the Chinese Academy of the Sciences,Beijing 100039,China |
| |
| Abstract: | This paper designs the on board SAR real time imaging processor using seven piec es of Xilinx FPGA,which consists of four parallel process units,one CS factor unit,one SDRAM controller unit and one control unit.The system combines pipelin e process and parallel process to reduce process time,also combines fixed-point operation and floating-point operation to reduce hardware resource.This system can make image within 33 seconds when works in 100MHz,and the imaging quality c an fit for the requirement by testing with the Radarsat raw data. |
| |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子学报》浏览原始摘要信息 |
|
点击此处可从《电子学报》下载全文 |
|
