一种FPGA的高速IP验证方法研究与实现 |
| |
引用本文: | 陈龙,缪泽宇,解维坤,葛云侠,宋国栋.一种FPGA的高速IP验证方法研究与实现[J].电子质量,2023(7):78-83. |
| |
作者姓名: | 陈龙 缪泽宇 解维坤 葛云侠 宋国栋 |
| |
作者单位: | 1. 中国电子科技集团公司第五十八研究所;2. 电子科技大学自动化学院;3. 南京信息工程大学电子与信息工程学院 |
| |
摘 要: | 当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域,高速信号质量的好坏决定了整个系统的好坏,因此对高速信号的验证变得极其重要。现场可编程门阵列(FPGA)作为高速串行通信中不可取代的高性能新品,对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权(IP),因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪(IBERT)核来监控和评估高速IP,介绍了IBERT的基本功能、实现方法,以及高速串行收发器(GTX)的工作原理和验证方法。同时基于KC705平台搭建验证环境,使用IBERT核调整激励参数,对FPGA的高速串行接口进行验证,并对其误码、抖动和眼图进行详细的分析。实验证明,该方法大大地提高了IP的评估质量和效率。
|
关 键 词: | 现场可编程门阵列 误码率测试仪核 GTX 高速串行收发器 高速串行信号测试 |
|
|