| 高速FIR滤波器的流水线结构 |
| |
| 引用本文： | 张维良,郭兴波,潘长勇,杨知行,韩周安.高速FIR滤波器的流水线结构[J].电讯技术,2002,42(2):57-60. |
| |
| 作者姓名： | 张维良 郭兴波 潘长勇 杨知行 韩周安 |
| |
| 作者单位： | 清华大学,北京,100084 |
| |
| 摘 要： | 通过一个13阶线性相位的平方根升余弦滚降FIR数字滤波器的结构设计，介绍了如何应用流水线技术来设计高速FIR滤波器。考虑到FPGA的容量问题，对采用流水线技术之后的FIR滤波器占用的硬件资源进行了分析，得出一些结论。
|
| 关 键 词： | FIR滤波器 流水线结构 数字滤波器 |
| 文章编号： | 1001-893(2002)02-0057-04 |
| 修稿时间： | 2002年1月28日 |
A Pipeline Architecture for High Speed FIR Filters |
| |
| ZHANG Wei-liang,GUO Xing-bo,PAN Chang-yong,YANG Zhi-xing,HAN Zhou-an.A Pipeline Architecture for High Speed FIR Filters[J].Telecommunication Engineering,2002,42(2):57-60. |
| |
| Authors: | ZHANG Wei-liang GUO Xing-bo PAN Chang-yong YANG Zhi-xing HAN Zhou-an |
| |
| Abstract: | The technique about how to use pipeline architecture to design high speed FIR filters is illustrated through the process of designing a 13-tap FIR digital filter called digital square root raised cosine filter, for filtering the signals without intersymbol interferences. Taking into account of the capacity of FPGA, an analysis of the resources consumed by the FIR filter is made, and based upon the analysis a conclusion is drawn. |
| |
| Keywords: | FIR filter Pipeline architecture Carry save adder Carry propagate adder FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
|
