| 0.25μm CMOS千兆以太网发送器设计 |
| |
| 引用本文： | 黎飞,王志功,赵文虎,鲍剑,朱恩.0.25μm CMOS千兆以太网发送器设计[J].电子工程师,2004,30(12):26-29,33. |
| |
| 作者姓名： | 黎飞 王志功 赵文虎 鲍剑 朱恩 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,江苏省南京市,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 分析了千兆以太网体系结构,给出了符合IEEE 802.3z标准中1000BASE-X规范的发送器电路结构,并采用TSMC 0.25 μm CMOS 混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路.芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)mm2.工作电压2.5 V时,芯片核心电路功耗分别为120 mW和100 mW.时钟倍频电路的10倍频输出时钟信号频率为1.25 GHz,其偏离中心频率1MHz处的单边带相位噪声仅为-109.7 dBc/Hz.在驱动50 Ω输出负载的条件下,1.25 Gbit/s的高速输出数据信号摆幅可达到410 mV.
|
| 关 键 词： | 千兆以太网 CMOS工艺 发送器 时钟倍频 复接器 |
| 修稿时间： | 2004年10月8日 |
Design of a Gigabit Ethernet Transmitter Using 0.25 μm COMS Technology |
| |
| Li Fei,Wang Zhigong,Zhao Wenhu,Bao Jian,Zhu En.Design of a Gigabit Ethernet Transmitter Using 0.25 μm COMS Technology[J].Electronic Engineer,2004,30(12):26-29,33. |
| |
| Authors: | Li Fei Wang Zhigong Zhao Wenhu Bao Jian Zhu En |
| |
| Abstract: | |
| |
| Keywords: | gigabit ethernet CMOS technology transmitter frequency synthesizer multiplexer |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
|
