单片机应用系统综合实验装置的设计

单片机原理与应用作为电子技术类学科中的必修课程具有很强实践性,要求学生掌握实际应用能力,为此研制了基于单片机系统通信为基础的实验板,依据单片机应用系统特点,可完成SPI、I^2C、UART串行通信以及并行总线方式通信。实验板有利于学生更好地了解和掌握单片机应用系统设计的方法,有利于学生进行自主设计和内容拓展。做到培养学生的学习能力、提高学生的学习兴趣、发挥学生的创造性。     

基于三维胞元空间的MA双向并行路由算法

针对传统移动代理(MA)在监测无线传感器网络(WSNs)的感兴趣信息时产生的延迟较大和能耗较多问题,提出了基于三维胞元空间的MA双向并行(3D-BPMA)路由算法.3D-BPMA将MA与传统的客户/服务器(c/S)模式相结合,在胞元内利用C/S模式搜集信息,在单层胞元系统和路由器与路由器之间采用MA双向并行的策略进行传输.仿真结果表明:3D-BPMA与LCF,DSG-MIP算法相比减少了平均响应时间和网络平均能耗,提高了MA发送率.     

爆炸冲击作用下埋地并行输气管道的动力响应

天然气泄漏爆炸已成为埋地输气管道主要的极端灾害。选取TNT当量法作为输气管道小孔泄漏致爆的估算模型,适当选取材料本构模型,采用任意拉格朗日-欧拉方法 (ALE),在验证模型精度的基础上,建立了埋地输气管道-土壤-炸药耦合的三维实体模型,分析了埋地输气管道动力响应(等效应力、位移)与爆心距和炸药量之间的关系。研究结果表明:ALE法可较好地描述球形爆炸波在土中的传播规律,且可形象展示爆炸空腔及地表土丘的宏观演化过程;在爆心距为205 cm时,应力随着药量的增大而增大,管体的抗爆极限药量为58. 4 kg;应力与位移均随着装药量的增大或爆心距的减小而增大; X向位移、迎爆点及背爆点的Y向位移随着时间的变化先增大后减小,管顶的Y向位移则呈现先增大后减小的二次震荡,管底的位移近似呈正弦规律变化;基于应变的失效判据与应力的失效判据评定结果存在偏差,应力评定结果相对偏保守。所得结论可为并行输气管道的安全评估提供参考。     

底板带压开采工作面并行电透视探测技术应用研究

汾西矿务局水峪矿部分工作面现已面临带压开采问题，受下伏奥陶系灰岩水害影响，工作面安全回采过程中的防治水工作难度增加，尤其是带压开采工作面底板灰岩水的有效探测变得异常紧迫与重要。为了解决底板带压开采工作面富水区的探测问题，水峪矿引入了并行电透视技术，并对相应工作面进行了探测应用。并行电透视技术相对于传统音频电透视技术具有仪器智能化控制发射接收切换、一发射点并行对应多接收点、仪器智能快速高效跑极施工的3项技术优势，可体现应用现场施工高效、实际探测效果可靠的技术特点。经过对并行电透视技术及探测应用效果分析研究，证明该方法技术领先，现场施工高效，实际探测结果可靠，实用性强。     

并行组合扩频系统中混沌序列优选的研究

在结合并行组合扩频通信基础上，研究系统中的Logistic—Map混沌扩频序列优选准则。仿真结果表明，Logistic—Map混沌扩频序列可以提供数量众多的适于并行组合扩频通信系统的扩频序列族。     

一维长序DFT的协处理阵列结构设计与实现

文章针对一维长序DFT计算问题，分析其计算结构以及算法的并行性，提出一种阵列协处理结构．并分析这种协处理机结构上DFT计算的组织及具体实施算法步骤和方法，并对这种协处理阵列结构上运行的DFT进行复杂性分析。这对计算DFT专用集成协处理结构芯片开发，提高专用嵌套系统性能非常实用。     

并行电子能量损失谱仪中多重四极透镜系统物方视场的模拟

通过对三重四极透镜成像系统的渐晕模拟，研究了并行电子能量损失谱仪中物方视场、漂移管径以及与电荷耦合探测器（CCD）幅面尺寸的对应关系，并由它们间的相互关系确定了与CCD幅面二维探测器尺寸相匹配的漂移管径。     

有线电视新型业务发布架构研究

本文对现有的有线电视业务发布系统进行了介绍,指出了现有系统的特点,并结合现有系统的分析提出了一种新型的业务发布架构：基于UCL标引的大规模并行数据广播系统.该系统源自李幼平院士的第五传媒的思想,即结合互联网（第四传媒）和电视广播网（第三传媒）的优点,取数字广播作信道,采用“细水长流”的小通道把网站内容整体推送到家,并以先进、廉价的存储技术整合“两大传媒”,通过家庭机顶盒内“镜像存储”自由取用.它继承前两种传媒的长处,又避免了各自短处,是一种全新的文化工具.这应是未来业务发布系统的方向.     

FPGA集成高速I／O，SERDES，结构化的ASIC模块

LatriceSC系列FPGA集成了支持3．4Gb／s数据率的高信道数的SERDES模块、提供2Gb／s速度的PURESPEED并行I／O．PLL和DLL时钟、以500MHz频率工作的FPGA逻辑、密集的RAM块以及针对成本优化的嵌入式结构化ASIC模块的掩膜式阵列。