坐席管理与大屏幕处理一体化融合系统

针对控制室大屏幕控制与多个系统业务操作不便的困难,构建一个坐席管理与大屏幕处理一体化融合的处理系统,研究信号处理与坐席管理一体化融合、键鼠自由无缝漫游控制多设备等关键技术,满足大型复杂控制室、调度指挥中心当前及未来超大规模超高分辨率信号信息的接入、处理、分析及输出显示需求,并有效管理控制室设备,降低用户成本,解决用户信息安全、各席位工作孤立的问题.     

瞬态闭锁试验在0.13 μm大规模集成电路中引起的潜在损伤

瞬态剂量率辐射试验会引起集成电路发生损伤或失效，其原因至少有两种：闭锁大电流引起的电路内部金属互连熔融；累积电离总剂量引起的氧化层电荷造成阈值电压偏移。本文以一种0.13 μm体硅CMOS处理器为对象，研究了瞬态剂量率和稳态电离总剂量辐射效应规律。结果表明：瞬态剂量率闭锁效应对处理器造成了显著的潜在损伤，导致其总剂量失效阈值从1 030 Gy(Si)降低至600 Gy(Si)。研究结论对于大规模集成电路的可靠性评估和指导辐射加固设计有重要参考意义。     

面向机器学习的高性能SIMT处理器cache的设计与实现

为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互。采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合。结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求。     

基于SPCB的处理器直连低延时PCS的设计实现

SERDES(串行解串)技术因其传输速率高、抗干扰能力强等优点已成为主流的高速接口物理层规范。但由于上层PCS(物理编码子层)需设置弹性缓冲、编解码等功能,导致系统传输延时较高,无法直接应用于处理器直连等延迟敏感应用领域。介绍了一种基于同源相位补偿缓冲(Synchronous Phase Compensation Buffer,SPCB)的PCS架构的设计实现,可应用于延时敏感的SERDES接口传输系统。该架构具有高吞吐率和超低延时的特点,通过定制的SPCB,单通道32 Gb/s时,发送与接收通路传输延时为10 ns左右,约为业界典型PCS方案的一半,达到Intel与AMD并行CPU直连接口(QPI和HT)的延时水平。该PCS架构可通过28 nm/16 nm/7 nm工艺物理实现,已应用于多款国产处理器直连接口。     

基于虚拟现实技术的三维室内设计及人物漫游技术

针对交互型虚拟现实室内场景建设以及人物漫游问题,提出一种基于改进二叉树BSP的室内场景管理方法,并采用遗传算法实现该场景下的人物路径规划。首先,在基于几何建模法的虚拟漫游系统中,利用改进的二叉空间剖分BSP树算法对三维场景进行预处理,从而提高实时图形绘制的效率;然后,对漫游场景进行栅格化处理,并采用遗传算法实现两点间最短漫游路径的计算。室内场景漫游测试结果表明,相比传统的A*算法,提出的BSP-遗传漫游算法在耗时和最短路径长度两方面均表现出一定的优势。