首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   183篇
  免费   10篇
  国内免费   14篇
自然科学   207篇
  2022年   1篇
  2021年   2篇
  2020年   1篇
  2018年   1篇
  2015年   5篇
  2014年   2篇
  2013年   7篇
  2012年   7篇
  2011年   10篇
  2010年   10篇
  2009年   11篇
  2008年   13篇
  2007年   14篇
  2006年   15篇
  2005年   19篇
  2004年   15篇
  2003年   14篇
  2002年   10篇
  2001年   7篇
  2000年   2篇
  1999年   8篇
  1998年   7篇
  1997年   3篇
  1996年   4篇
  1995年   5篇
  1994年   3篇
  1993年   1篇
  1992年   2篇
  1991年   1篇
  1989年   5篇
  1987年   1篇
  1985年   1篇
排序方式: 共有207条查询结果,搜索用时 15 毫秒
1.
本文系作者研制低成本高质量的2MB/S会议电视图象压缩编码硬件系统的成果报告。在研制过程中,采用了作者新的电视图象编码方案。该成果:图象质量同CCITTH120建议的编码系统相当,但成本比CCITTH120建议下降数倍。  相似文献   
2.
在数字移动通信网络规划中,希望能对网络服务区内的信号接收质量进行预测,并尽可能减少大量的实测工作.文中以GSM网络为背景,首先通过一定的信道模型完成了对不同环境下的多径衰落信道的模拟,然后利用软件模拟接收端对GMSK信号的Viterbi解调,综合考虑了瑞利衰落、阴影衰落、时延扩展、高斯白噪声及同频干扰对误码率的影响.模拟所得的结果是GSM系统中典型市区环境下信道解码前对误码率与载干比的关系.最后在考虑了话务量对误码率的影响以后,提出了误码率的预测公式,从而实现了对GSM网络接收质量的预测.  相似文献   
3.
一种高性能英文词性标注器的设计与实现   总被引:3,自引:2,他引:3  
针对统计和规则方法各自的优点和局限,提出运用Viterbi和FTBL(fast transformation-based learning)算法相级联的算法,实现一种英文自动词性标注器.该级联方法以FTBL算法为整体算法,在它的规则学习和最终标注两个阶段,均以Viterbi算法作为其初始化过程.实验结果表明此算法优于其中任何一种单独的算法,达到了98%的高准确率,验证了自然语言处理中统计与规则并举的主流设计思想.  相似文献   
4.
分析了单片DTMF接收器的主要特性,设计了多路DTMF接收器,讨论了其主要部件的逻辑函数,给出了在我们研制的程控交换机(PABX)中多路DTMF接收器的原理框图.结果表明,在输入DTMF信号幅度不小于-23dB时,系统工作可靠.  相似文献   
5.
描述了基于统计的蒙古文自动词性标注系统的功能和总体结构,并对系统的性能进行测试.以规模为95万词的语料库作为训练语料,对5万词的测试文本进行一级词性标注,结果表明封闭测试和开放测试的准确率分别达到96.96%和96.79%  相似文献   
6.
田亚芳 《河南科技》2011,(13):47-48
<正>一、仿真软件的应用1.电子工作平台。电子工作平台Electronics Workbench(EWB)软件是加拿大Interactive Image Technologies公司于20世纪80年代末推出的一个虚拟电子工作台软件,利用它提供的虚拟仪器可以使用比实验室中更为灵活的方式进行电路实验。2.采用的教学方式。  相似文献   
7.
针对多用户下行MIMO系统,基站端有M根传输天线,用户端有1根接收天线的情况,该文提出了一种名为仿射投影译码器的译码方法.该方法采用对角空时码,在发送端不知道信道状态信息的情况下同时给所有用户发送信息.应用仿射投影技术,用户端可以完全地消除用户间的干扰.该文还对这个新译码器的性能,包括可达速率域和自由度进行了分析.最后,仿真证实了分析结果.  相似文献   
8.
Viterbi译码器的FPGA实现技术研究   总被引:1,自引:0,他引:1  
提出了一种实现高速并行Viterbi译码器的结构,并且将SMDO法^[1]用于幸存路径存储和输出模块部分.本设计已基于FPGA得以实现,获得了译码速度快、延时小的效果.  相似文献   
9.
现有的各通信系统中卷积码的约束长度各不相同.为充分利用现有资源很有必要研究多约束长度的Viterbi译码器.基于FPGA讨论了实现多约束长度的卷积码的Viterbi译码器的一些问题.主要讨论了分支度量单元(BMU)、加比选单元(ACS)、路径度量寄存器单元(PMU)和幸存路径存储器单元(SVU)实现中的一些问题.  相似文献   
10.
本文介绍了数字电路系统的逻辑设计过程,并且着重阐明异步计数器和译码器的功能,数字钟是这方面应用的一个实例。本文对大规模集成电路的设计也有一定参考价值。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号