快速跳频PLL中杂散抑制比的最佳设计值

系统地研究了快速跳频PLL中杂散来源,给出了环路杂散模型,定义了杂散抑制比。定性分析了MF SK FH通信系统检测误码率Pe与杂散抑制比λ之间的关系,并通过计算机辅助分析,定量计算出误码率与杂散抑制比的关系曲线。实验结果表明,MFSK FH通信系统中存在一个杂散抑制比的最佳设计值,约为-50dB,它为快速跳频PLL的优化设计提供了参考依据。     

EBPSK接收机位同步的DSP实现

扩展的二元相移键控是一种高效调制技术。为了实现该调制方案的变速率通信,本文提出了一种基于特殊帧结构和插值/抽取法的变速率位同步信号恢复方案,并在TI TMS320C6713DSK上实现了对输入码元序列的同步和检测。     

基于自适应虚拟电阻的广域有源阻尼器

并网逆变器是分布式发电系统与电网之间的电能变换接口,然而,随着分布式电源的广泛分布,并网的公共耦合点(pointofcommoncoupling,PCC)和电网之间含有较长的输电线路、较多的隔离变压器,导致电网和发电系统之间联络变弱,电网等效阻抗增加,电网呈现弱电网特性.并网逆变器与电网弱联络时,并网逆变器的锁相环(phase-locked loop,PLL)、电流控制环的控制作用会在较广的频域内引入负阻尼,可能导致系统在广域范围内失稳.为了解决这一问题,本文建立了考虑PLL影响的并网逆变器广域阻抗模型,提出了基于阻抗分析的广域稳定性判据,并在此基础上通过在PCC点并联有源阻尼来稳定系统的方法设计了一个广域有源阻尼器,将其并联连接到PCC点,使其在PCC点合成一个并联阻尼电阻以抑制系统产生的谐振.当系统工况发生变化时,通过提取PCC点谐振电压并利用谐波含量限制的方法来自适应调节虚拟电阻值,实现广域范围内镇定系统的效果.最后在MATLAB/Simulink中搭建了并网逆变器等值系统模型,通过时域仿真验证了该广域有源阻尼器的正确性和有效性.仿真结果表明,并网逆变器与电网弱联络时,PLL、电...     

IC锁相环在脉冲占空比测量中的应用

本文主要研究了用锁相倍频技术实现脉冲占空比的数字式测量，文中介绍了实施方案，叙述了测量原理，设计了测量电路并在实验测试中得到验证，适用于低频脉冲信号的测量。     

采用DSP TMS320C25设计高速话带数字调制解调器

阐述了采用数字信号处理技术实现可编程高速话带高制解调器的设计原理和实现方案。提出了适合ＤＳＰ实现的程序结构和算法，调制解调器的编码，数字滤波，调制解调，自适应均衡，载波及定时恢复等主要功能均以编程实现。     

基于ΣΔ调制的频率合成器及其性能

ΣΔ模数变换器使用内部１位量化器就能提供较高分辨率的输出。将ΣΔ调制技术应用于频率合成器中，能较好地提高频率合成器的频率覆盖范围、相位噪声及频率分辨率。定量地分析了ΣΔ调制频率合成器的性能，给出了实现方法。     

数字正切锁相环及在移动信道中的性能分析

分析了一种不规取样的数字正切锁相环在移动信道中的统计性能，并模拟计算了用ＤＴＬ解调ＭＤＰＳＫ时的误码率与信道参数之间的关系，得出一些有用的结论。     

一种频标变换的方法

对基准频率进行变换通常采用锁相环路或频率搬移电路，前者作为一个环路电路肯定复杂，调试难度增加，后者由于需要混频器或乘法器也存在类似问题．该文介绍的基准频率变换方法实质上是一种频率搬移法。采用MOTOROLA公司生产的MC14011、CMOS与门非电路及模块化晶体带通滤波器可使电路大大简化．调试十分方便。实验结果表明，具有工作可靠、稳定度高、体积小等特点。文中还讨论了工作原理和设计要点。     

一类幅度自适应交叉耦合锁相环的仿真研究

对一类幅度自适应交叉耦合锁相环系统作仿真研究，并探讨其解调性能．     

基于TC9181的数字锁相频率合成器的设计

文章介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片TC9181的工作特性,给出了基于集成锁相环芯片TC9181的“吞除脉冲”式串行数字锁相频率合成器设计方法,为高频频率合成器的设计提供了一个较好的思路。