可复用微处理器片上调试功能的设计与实现

为了方便软件与应用系统的开发与调试,提出一种可复用的微处理器片上调试方法.通过设计通用的调试指令集和增加调试模块,并扩展处理器内核功能,实现了断点设置与取消、内核运行的流水级精确控制、内核资源访问、任意程序段运行中特殊事件的统计等片上调试功能.该方法已在自主研发的SuperV_EF01 DSP上实现.在CMOS 90 nm 工艺下的综合结果表明,新增的片上调试功能不影响SuperV_EF01 DSP的关键路径时序,而芯片总面积仅增加了3.87％.     

一种可配置的Cache/SRAM存储器的设计

不同的应用对存储器结构有不同的需求:在运行控制任务时,需要Cache匹配速度差异;在处理数据流时,需要片内存储器提高访问带宽.本文设计了一种基于SRAM的可配置Cache/SRAM存储器,通过数据存储器独立寻址,控制和数据通路充分共享,实现了一个四路组相连、容量为16KB的Cache和容量为16KB的SRAM.综合结果表明,该设计与普通Cache相比,延时仅增加0.035%,门数增加1.06%.     

一种新型解耦陀螺的结构及电路设计

提出了一种新型的静电驱动微机械陀螺结构,采用两组对称的梳齿结构作为驱动电极,同时采用中央质量块栅格和另外一组梳齿两种结构检测感应模态的振动.该结构阻尼系数小,可达到较高的测量分辨率和准确率.本文采用解析方法和有限元法分析了该结构的振动阻尼特性、机械解耦和噪声特性以及梳齿结构的电磁学特性.提出了该结构的驱动电路和信号检测电路,并对电路特性进行了仿真分析.     

基于S3C4510的多网口相同IP 地址以太网数据传输系统设计

本文介绍了在一台主机多个网口要求有相同IP地址的特殊情况下,应用ARM7TDM内核处理器S3CA510B构建数据传输系统的方法,并简单介绍了嵌入式操作系统的搭建以及应用软件的设计.     

局部变量的存储赋值研究

DSP芯片通常提供了特定的内存地址生成单元(AGU)和包含地址运算的自增量/自减量的间接寻址模式.通过合理地安排变量在堆栈上的存储位置,尽可能多地使用自增量/自减量寻址方式来来访问局部变量,从而减少地址运算指令的数量,提高程序性能.本文详细地讨论了实现局部变量最优布局的算法,并且给出该算法在gcc上的实现.     

OSCA-CFAR在K分布杂波背景下的性能分析

本文证明了形状因子已知条件下有序统计平均（OSCA）恒虚警检测器在K分布杂波背景下具有恒虚警性能，分析了均匀K分布杂波背景和多目标情况下该检测器的性能，并与OS和OSGO-CFAR进行了比较，仿真结果表明OSCA在两种环境下均具有最好的检测性能。     

基于DFRFT水下动目标LFM回波检测算法

匹配滤波器作为高斯白噪声背景下线性调频信号的最优检测器,在水下声信号处理中得到了广泛的应用。根据匹配滤波器输出峰值位置可以获得目标距离的估计,但运动目标径向速度造成的回波和样本失配将导致匹配滤波器检测性能下降。利用分数阶傅里叶变换对线性调频信号的聚焦特性,提出了应用离散分数阶傅里叶变换的水下运动目标线性调频回波检测算法。仿真测试表明,该算法对于混响噪声背景下径向速度未知动目标的线性调频回波具有良好的检测性能。     

指令调度中推断和推测技术的研究

编译器提高程序并行性的主要障碍是：频繁的控制转移和模棱两可的内存访问。推断和推测是vliw处理器体系结构的新特点，为了消除分支或访存对指令级并行性识别的影响。指令调度是编译器挖掘程序指令级并行性的关键技术之一，本文论述了如何在指令调度中有效地利用推断和推测技术，提高程序的性能。     

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。     

基于PCI总线的高速信号采集卡设计

利用PCI总线的高速传输特性，设计基于PCI总线的多路A／D、D／A转换信号采集卡，可以满足高速转换下的数据传输要求。在采集卡上，利用CPLD芯片实现各种控制功能。PCI信号采集卡以中断方式和PC机进行数据传输，使PCI总线的高速特性得到完全发挥。通过对PCI中断的时间间隔和FIFO的容量进行分析，可以得出PCI采集板的极限转换速率。