一种改进跨导运放的采样保持电路

采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率.本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65 v快速稳定.该采样保持电路基于0.5 μm 2P3M CMOS工艺,使ADC达到了10位,40 MHz的性能,一级采样电路在3.3 V的电压下其功耗为6 mW.     

微控制器的流水线设计及时序优化

基于时序最优化原则和微控器体系结构原理，从指令执行机构和数据运算通路两方面入手，改进微控器的时序部件，从而提升了系统最高工作频率.最后，对比给出时序分析结果，验证前述理论分析.     

高精度轨对轨CMOS峰值检测电路设计

介绍了一种高精度轨对轨CMOS峰值检测电路设计。基于信号“先缩小后放大”,在MOS采样开关管控制下电源对存储电容充电,该电路实现了轨对轨峰值检测,降低了检测电路的工作电流,提高了MOS开关管的速度和峰值检测的精度。该电路设计基于CSMC 0.5 um CMOS工艺,采用了5 V单电源,检测精度小于1 mV ,检测电压范围为0～Vdd ,整个检测电路的静态电流消耗为2 mA,正常工作频率为0.1 HZ～10 KHz。     

自偏置的多段曲率校正带隙基准源

典型的帶隙基准电压源电路是由CMOS工艺产生的具有负温度系数的寄生横向BJT的发射结电压VEB和具有正温度系数的热电压Vt相补偿产生零温度系数的基准帶隙电压源.但是VEB与温度不是线性关系, 因此VREF需要被校正.本文介绍了一种高精度自偏置多段二次曲率补偿的CMOS帶隙基准电压源.采用0.5 μm CMOS工艺、工作电压为3.3 V,该芯片室温下功耗为94 μW.设计在0 ℃~75 ℃有效温度系数达到了0.7 ppm/℃.     

一种改进跨导运放的采样保持电路

摘 要：采样保持电路的信号精度和建立速度直接影响到整个流水线型模数转换器的分辨率和转换速率。本文改进了辅助运放的共模反馈结构,解决了传统结构中跨导运放连续时间共模反馈（CMFB）电路设计困难,偏置电路复杂的问题,使用工作在饱和区边沿的MOS管对实现反馈结构,使输出共模电平在1.65v快速稳定。该采样保持电路基于0.5μm 2P3M CMOS工艺,使ADC达到了10位,40MHz的性能,一级采样电路在3.3V的电压下其功耗为6mW。     

CMOS电路的低功耗逻辑综合

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明，这种流程可以降低电路功耗57%，与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.     

一种实现末位校正的Pipelined ADC设计

设计了一个基于CSMC 0.5um 2P3M CMOS工艺的Pipelined ADC 。改进了末位量化的算法,通过对最低位的输出进行校正来消除误码,提高转换的精度。并优化设计了全电路的OTA模块,在增加一级单元的情况下,控制功耗为75mW。在3.3V电压供电的情况下,可以处理2V范围的输入电压,无杂散动态范围（SFDR）达到67.1dB。     

一种自适应峰值检测电路的设计

针对传统闭环峰值检测电路不能准确检测出每一个峰值的缺点,设计了一种自适应峰值检测电路. 利用输入信号的斜率作为控制信号,控制采样保持电路实现峰值检测. 该电路确保检测与峰值同步,对峰峰时间间隔不定的信号都能够准确检测出每一个峰值,并具有检测误差小、电压下降率低等优点. 设计采用CSMC 0.5 μm工艺,在5 V电源供电下,检测误差小于0.3 mV,电压下降率小于1.68 μV/μs,应用频率范围20 Hz~1 KHz,最小可分辨峰峰时间间隔为5 μs,整体电路功耗14.7 mW.