一种PCI总线Master模块接口设计

该模块挂接在一款SPARCV8处理器的片内AHB总线上,作为AHB总线上的从机受CPU控制,作为PCI主设备实现处理器内部的PCI总线传输功能。模块主要接受来自AHB总线的信号,通过寄存器操作将其转化为标准的PCI命令,从而完成PCI主机与从机之间的通信。模块支持标准的PCI2．2协议操作和异常处理,用户可以通过PCI总线或AHB总线完成模块内部的寄存器配置功能。文章还介绍了模块的系统仿真和FPGA验证结果。结论表明,该设计方案是可行的、有效的;可以正确完成PCI总线的通信功能。     

SoC中跨时钟域的信号同步设计

多时钟域的处理是系统级芯片（SoC）设计中的一个重要环节。如果对其中出现的特殊问题估计不足,将对设计造成灾难性后果。数据跨时钟域传输时如何保持系统的稳定,顺利完成数据的传输是每个设计者都需要关注的问题。在此讨论了在多时钟域中异步信号带来的亚稳态及对整个电路性能和功能的影。针对单一信号的异步传输,在已有的双触发器构成的同步器的基础上提出了4种同步单元：脉冲到脉冲的同步、脉冲到电平的同步、电平到电平的同步,电平到脉冲的同步。值得强调的是这4种同步器都对异步时钟频率没有大小关系的限制。并且给出了4种同步器的电路结构图并进行了实现,使得数据传输更加稳定可靠。     

一种 PCI 总线 Master 模块接口设计

该模块挂接在一款 SPARC V8处理器的片内 AHB 总线上,作为 AHB 总线上的从机受 CPU 控制,作为 PCI 主设备实现处理器内部的 PCI 总线传输功能.模块主要接受来自 AHB 总线的信号,通过寄存器操作将其转化为标准的 PCI 命令,从而完成 PCI 主机与从机之间的通信.模块支持标准的 PCI2.2协议操作和异常处理,用户可以通过 PCI 总线或 AHB总线完成模块内部的寄存器配置功能.文章还介绍了模块的系统仿真和 FPGA 验证结果.结论表明,该设计方案是可行的、有效的;可以正确完成 PCI 总线的通信功能.     

一种基于分块主成分分析的存储器容错方法研究

随着集成电路工艺水平提升,半导体器件尺寸越来越小,存储器更易受到周围环境的影响而导致数据存储故障。针对这一问题,该文提出了一种基于分块主成分分析的存储器容错方法。该方法应用分块主成分分析算法提取数据的主要特征,并对求取的特征数据作均值化处理,得到原始数据的最佳近似估计。该最佳近似估计可对数据中的任意故障做容错替换,使容错替换后的数据和原始数据的误差最小。实验结果表明,该方法可以使图片数据在 0.003 5 错误率的情况下仍保持峰值信噪比大于 30 dB;与传统纠错码相比,执行时间缩短了约 40%,内存消耗减少了约 12%,获得了较好的容错效果。     

基于矩阵补全的无人车感知系统的攻击防御技术

环境感知系统是无人驾驶技术中至关重要的一环,是整个无人车安全和稳定的前提。目前无 人驾驶领域内对于环境感知技术的研究主要集中在理想环境下的环境信息获取、语义信息高精度识别 以及多传感器的信息融合等,而未形成系统全面的攻击检测和防御体系。该研究利用感知系统中多传 感器感知信号在时域和空间域上的相关性,建立了多传感器之间的信息交叉数学模型,可有效检测到 被攻击的传感器,并基于矩阵补全方法对失真数据进行恢复。实验结果显示,该方法能够较好地检测 被攻击传感器,并恢复因攻击而缺失的目标信息。     

基于多现场可编程门阵列异构平台的 流水线技术优化方法

该研究提出了一种基于多现场可编程门阵列异构平台的流水线技术优化方法。首先,基于二 分法思想对任务进行划分,使任务量尽可能均衡地部署在不同现场可编程门阵列单元中,从而提高板 级流水线均衡度;其次,针对板间传输延迟进行了流水线结构的优化,在板间延迟较大时,将板间延 迟作为流水线的一级可以提高平台吞吐率;最后,并行优化计算单元内部模块,并通过数据关系重 排、循环展开、循环流水线等手段充分利用现场可编程门阵列计算资源,提高吞吐率和能效比。采用 AlexNet 网络为例进行的验证结果显示,与优化之前的流水线结构相比,改进后的流水线结构吞吐率 提高了 215.6%,能效比提高了 105.5%,单次任务运行时间减少了 36.6%。