基于65nm高速SRAM全定制设计

工艺进入65nm后,芯片集成度越来越高,器件的尺寸原来越小,加上走线宽度的减少,互连寄生效应越来越 大,对SRAM 的性能的影响也愈加显著。本文从全定制的设计流程出发,介绍了怎样实现SRAM不同功能模块之间的版图布 局和IP的设计。在保证模块性能的同时,减少互连寄生对SRAM的影响,保证SRAM的高速运行。     

一种由反相器构成的全定制时钟树

本文介绍了一种由反相器构成的全定制时钟树,采用clockmesh+H_tree 结构;通过virtuoso 画出来的版图对称 性更好,然后提取lef和lib 导入设计中。设计的时钟树具有时钟延时低、低skew等优点。