首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   74篇
  免费   1篇
  国内免费   20篇
工业技术   95篇
  2021年   1篇
  2019年   3篇
  2018年   2篇
  2017年   1篇
  2016年   1篇
  2010年   6篇
  2009年   7篇
  2008年   9篇
  2007年   23篇
  2006年   5篇
  2005年   16篇
  2004年   7篇
  2002年   7篇
  2001年   1篇
  2000年   2篇
  1999年   1篇
  1996年   1篇
  1987年   2篇
排序方式: 共有95条查询结果,搜索用时 281 毫秒
1.
基于最大Rényi熵原理,在归一化和均值约束下,提出了一种具有封闭表达式的双参数广义指数分布, 记为q-指数分布。该文研究了该分布的统计性质,指出可以分别利用极大似然法和信息似然法估计q-指数分布参数, 并将该分布用于可靠性分析。利用两个已知的数据集进行了验证,实验结果表明,所提出的q-指数分布比其他常用分布,如韦伯分布和线性失效率分布,能够更好地拟合数据集。此外,锂电池剩余寿命估计实验表明,采用q-指数分布比采用传统指数分布,估计精度至少提高17.857%。  相似文献   
2.
模拟电路参数型故障诊断一直是电路与系统无法回避的难题。该文基于被测电路主输出电压信号的时间序列值,建立了一种基于本征值和相位差的模拟电路参数型故障诊断模型。该模型利用故障电路的电压输出时间序列值获取电路的故障相位偏移信息,同时,该模型把电压时间序列变换成一个方阵,并求取该方阵的最大本征值。将故障相位偏移信息和故障最大本征值与通过前期仿真获得的每种器件相对应的无故障最大相位偏移和无故障最大本征值的变化趋势进行比较,实现故障定位和参数辨识。实测实验结果表明:该方法具有定位准确、计算效率高,所需测试点少、参数辨识精度高,易于工程实施等优点。  相似文献   
3.
利用嵌入式技术开发了以太网边缘扫描控制器,该控制器实现了以太网接入功能,可以测试任何符合IEEE1149.1标准的器件、电路板和系统。  相似文献   
4.
基于频域内插抗混叠Shannon小波包的谐波检测研究   总被引:11,自引:0,他引:11  
杜天军  陈光 《电网技术》2005,29(11):14-19
提出了一种基于频域内插抗混叠Shannon小波包变换的谐波检测技术,首先分析了小波混叠的物理本质,然后选择分频严格的Shannon小波函数构造了频域内插方法,并利用线性调频Z变换进行快速求解,最后给出了小波包变换算法.仿真实验表明该方法可有效消除谐波检测中的小波混叠现象.  相似文献   
5.
宋楠  陈光 《中国测试技术》2007,33(6):102-105
自DSP出现以来,电机控制就是DSP主要应用领域之一。特别是随着控制理论的发展和高性能控制的需求,一般的单片或多片微处理器不能满足复杂而先进的控制算法时,更使得DSP成为这种应用场合的首选器件。随着计算机进入控制领域,以及新型的电力电子功率元器件的不断出现,使采用全控制的开关功率元件进行脉宽调制(Pulse Width Modulation,简称PWM)控制方式已经成为绝对主流。这种控制方式已作为直流电动机数字控制的基础。  相似文献   
6.
提出了一种基于确定性测试集的数字集成电路随机测试生成方法。通过确定性测试集的分类及随机化,该方法能生成高性能的随机测试多权集。和平凡随机测试及采用单权集下的随机测试相比,采用文中的方法在压缩测试长度的同时还可获得较高的故障覆盖率。对标准电路的实验验证了该加权集生成算法的有效性,此方法对组合电路和时序电路以及对大规模集成电路的内测试和外测试皆试用。  相似文献   
7.
基于变移霍夫曼编码的SOC测试数据压缩   总被引:1,自引:0,他引:1  
胡兵  陈光 《仪器仪表学报》2005,26(11):1114-1118
从理论上分析了V IHC编码[6]的不足后,提出了一种改进的SOC测试数据压缩编码方法——变移霍夫曼编码(HSC),并给出了相应解码器的设计。实验结果表明,HSC编码不仅具有与V IHC编码[6]相近的压缩比,而且其解码器的硬件开销仅为后者的1/2~1/3。  相似文献   
8.
通过提出微波功率放大器线性化的问题,详细地阐述了用DSP+FPGA和LMS算法在微波线性功放中构建一个自适应控制系统.该系统的算法简单易实现,收敛速度较快;硬件结构具有实时性好和灵活的优点,能很好地提高功率放大器的线性度.  相似文献   
9.
杨德才  陈光 《仪器仪表学报》2007,28(9):1577-1582
时延故障对高速运算电路性能有着关键性的影响,本文对高速加法器之一的条件和加法器的通路时延故障作了研究。首先对其提出了一种可测性设计,主要特点是硬件成本低和测试向量少,且实现了完全的无险象强健时延故障可测性。在此基础上,进一步提出了一种学习策略的方法,实现了任意位数条件和加法器通路时延故障的测试生成,使得测试难度下降,测试时间缩短,测试效率提高。仿真实验结果表明了该方案的有效性。  相似文献   
10.
FFT处理器的算术测试与可测性设计   总被引:1,自引:2,他引:1  
针对快速傅里叶变换处理器,本文提出了一种有效的可测性设计及其测试方案。测试时,该方案将处理器中的寄存器作为扫描链提高了其可控性,利用其中的加法器作为测试生成,生成的测试矢量能侦测处理器每个基本组成单元内部的任意组合失效。由于处理器中一些加法器、寄存器的再利用,以及电路结构的规则性,因而只需最少的额外硬件、面积开销即可真速、并行地实施该测试方案而不会降低电路性能。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号