应用于时频分析的低功耗短时傅里叶变换处理器

提出了一个应用于时频分析的短时傅里叶变换处理器.为了克服已有的离散短时傅里叶变换算法和结构的缺点,给出了一种基于快速傅里叶变换阵列的新结构.根据实际需要提出了一种新的高频域分辨率的SDF(Single-path Delay Feedback)结构FFT单元,和传统的SDF结构FFT单元相比,反馈FIFO的深度和蝶形单元的数量都有所降低.再加上开发窗函数的对称性和适当合并硬件资源,与原始设计相比处理器的功耗降低了20%.使用中芯国际0.18微米工艺实现之后,系统工作时钟可以达到200MHz,即该处理器可以满足同样频率的采样信号的实时时频分析需求.     

应用于时频分析的低功耗短时傅里叶变换处理器(英文)

提出了一个应用于时频分析的短时傅里叶变换处理器。为了克服已有的离散短时傅里叶变换算法和结构的缺点,给出了一种基于快速傅里叶变换阵列的新结构。根据实际需要提出了一种新的高频域分辨率的SDF(Single-path De-lay Feedback)结构FFT单元,和传统的SDF结构FFT单元相比,反馈FIFO的深度和蝶形单元的数量都有所降低。再加上开发窗函数的对称性和适当合并硬件资源,与原始设计相比处理器的功耗降低了20%。使用中芯国际0.18微米工艺实现之后,系统工作时钟可以达到200MHz,即该处理器可以满足同样频率的采样信号的实时时频分析需求。     

基于单元故障模型的树型加法器的测试

首先分析了树型加法器的原理，总结了其运算特性．其次在介绍单元故障模型的基础上分析了树型加法器的测试向量生成．分析结果表明，5n-1个测试向量可以实现树型加法器中所有单元故障的检测．这些测试向量具有很好的规则性，能够利用片上测试向量生成器实现，适合于应用内建自测试技术测试．基于此，作者提出了一种内建自测试的测试结构，测试时只需存储7个籽测试向量，其它测试向量可以在这7个籽测试向量的基础上通过循环移位实现．最后给出了实验分析结果．     

单片密码数据处理器系统级体系结构的研究

提出了一种单片密码数据处理器系统结构的设计 ,这些系统结构涉及到微处理器的体系结构、数据接口、用户身份识别接口、密码算法的专用部件、密码算法 RSA和 CHES的实现 IP模块 [1,2 ]以及伪随机数发生器 ,这些模块是单片密码数据处理器系统所必须有的 ,单片密码数据处理器的体系结构不同于其它系统 ,在结构上具有一定的保密作用 ,同时具有密码专用部件和密码专用指令用于加速密码数据处理的速度 ,因此具有许多密码特色 ,是信息安全设备设计中有效的 So C芯片实现的系统设计。     

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计，对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析，以确保系统的程序能正确执行。最后，给出了流水线读取EEPROM的电路实现组织结构。     

基于计数器实现的加法器自测试

文章研究了行波进位加法器和先行进位加法器的测试向量生成，并基于计数器实现了这两种加法器的自测试。实验结果表明，所得的测试向量针对不同的目标工艺均可以实现被测加法器的100％故障覆盖率，且测试向量生成电路易扩展，能够实现测试复用。     

SoC片上总线综述

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。     

WISHBONE IP核互联总线

介绍了一种新兴的SOC片上总线--WISHBONE.对总线的结构、连接方式、接口信号、数据传输方式及数据顺序作了详细说明,并总结了WISHBONE总线的技术特征.     

Timed CSP在硬件高层设计中的应用

介绍了一种将TCSP语言用于硬件高层次系统设计的方法。该方法以HDL语言作为系统功能实现的核心，以TCSP语言作为系统高层次描述的外壳，从而弥补了HDL在高层形式说明和结构与实时功能表达方面的不足；同时该方法将时序与功能一体化描述，进一步丰富了硬件系统规格的内容，为复杂的硬件系统设计提供了一种可执行的规格说明方法。