首页 | 官方网站   微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   8篇
  免费   4篇
  国内免费   1篇
工业技术   13篇
  2014年   4篇
  2012年   1篇
  2008年   1篇
  2007年   3篇
  2006年   2篇
  2002年   2篇
排序方式: 共有13条查询结果,搜索用时 15 毫秒
1.
科学有用的价格管制制度对商品流通有着关键的作用,有助于推动商品的制造、交易以及使用。文章主要对1949年建国以来六十多年的价格管制制度创新进行了回顾,对现在实施执行的价格管制制度中留存的不足提出了解决意见,对将来进行了瞻望。  相似文献   
2.
随着工艺尺寸的缩小,漏流功耗逐渐成为制约微处理器设计的主要因素之一.Sleep Cache与Drowsy Cache是两种降低Cache漏流功耗的重要技术.基于统计信息的Cache漏流功耗估算方法(SB-CLPE)用于对Sleep Cache或Drowsy Cache进行Cache漏流功耗估算,根据该方法设计的Cache体系结构能够在程序执行过程中实时估算Cache漏流功耗.通过对所有Cache块的访问间隔时间进行统计,SB_CLPE可以估算出使用不同衰退间隔时Cache的漏流功耗,从而得到使Cache漏流功耗最低的最佳衰退间隔.实验表明,SB_CLPE对Sleep Cache的漏流功耗的估算结果与HotLeakage漏流功耗模拟器通过模拟获得的结果相比,平均偏差仅为3.16%,得到的最佳衰退间隔也可以较好吻合.使用SB_CLPE的Cache体系结构可以用于在程序执行过程中对最佳衰退间隔进行实时估算,通过动态调整衰退间隔以达到最优的功耗降低效果.  相似文献   
3.
本文提出了一种基于统计信息的Cache漏流功耗估算模型。该模型通过对Cache访问间隔时间的统计,估算出不同衰退间隔条件下Cache的漏流功耗。根据该模型所设计的Cache 漏流功耗模拟器与Hotleakage漏流功耗模拟器相比,对于Cache漏流功耗估算的结果平均偏差小于3.46%。该模型可以用于Sleep Cache与Drowsy Cache中,估算不同衰退间隔下Cache漏流功耗比率,选取最优衰退间隔,最大程度地降低Cache漏流功耗。  相似文献   
4.
供货商管制作业的优劣直接影响着企业的兴衰。要对供货商展有用的管制,就必须选取正确的供货商,使用好的管制方式,创建合理的供货商功绩评价制度,维持和供货商之间恰当的竞争,适者生存,创建单位和供货商之间紧密的合作、共同获益,进而创建个合理的供货商管制系统。  相似文献   
5.
一种消除无效操作降低ASIC功耗的设计技术   总被引:1,自引:0,他引:1  
低功耗设计是当前ASIC研究的热点。本文提出了一种简单的功耗估算模型,针对流水线结构设计了一种工作标志控制单相和双相时钟的机制,消除无效操作以降低ASIC的功耗,并讨论了异步流水线设计的有关问题。  相似文献   
6.
高性能通用微处理器体系结构关键技术研究   总被引:1,自引:0,他引:1  
X处理器是我国自主设计的基于EPIC思想的高性能通用微处理器.介绍了8级流水线和OLSM执行模型,以很少的硬件代价克服了基本EPIC模型的局限性.设计了一种多分支预测结构,支持多条分支指令的并行执行,并通过判定执行减少分支指令的数目;设计了两级cache存储器,提出DTD低功耗设计方法,并通过前瞻执行隐藏访存的延迟.最后,展望了高性能通用微处理器的发展趋势.  相似文献   
7.
张承义 《轻工设计》2014,(7):249-249
伴随着社会与科技的前进,以往的招标购买措施与形式已经不能满足现在的需要,在进行招标购买时其中的人为要素对购买的行为作用越来越大,对招标购买行为的顺利开展产生影响。怎样才能够战胜、解除人为要素的影响,确保招标购买行为不加隐蔽、顺利、公道的开展,各界人士都很关心。  相似文献   
8.
伴随着社会与科技的前进,以往的招标购买措施与形式已经不能满足现在的需要,在进行招标购买时其中的人为要素对购买的行为作用越来越大,对招标购买行为的顺利开展产生影响。怎样才能够战胜、解除人为要素的影响,确保招标购买行为不加隐蔽、顺利、公道的开展,各界人士都很关心。  相似文献   
9.
随着集成电路制造工艺进入超深亚微米阶段,静态功耗在微处理器总功耗中所占的比例越来越大,尤其是片上二级Cache。在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化静态功耗成为业界研究的热点。本文提出了一种ADSR算法,在保证处理器性能不受影响的前提下,可以大幅降低二级Cache的静态功耗。  相似文献   
10.
随着集成电路制造工艺进入超深亚微米阶段,漏电流功耗在微处理器总功耗中所占的比例越来越大,在开发新的低漏流工艺和电路技术之外,如何在体系结构级控制和优化漏流功耗成为业界研究的热点.Cache在微处理器中面积最大,是进行漏流控制和优化的首要部件.本文提出了一种LRU-assist算法,利用既有的LRU信息,在保证处理器性能不受影响的前提下,cache的平均关闭率可达53%,大大降低了漏电流功耗.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司    京ICP备09084417号-23

京公网安备 11010802026262号