基于FPGA+DDS的位同步时钟恢复设计与实现

针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处,提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元,并在此基础上结合两种方法的优点,完成了位同步时钟恢复的改进设计。该方法适用频率范围宽,同步速度快,同步精度高,能够有效地降低频差的影响。给出了方案设计原理及实现方法,使用FPGA完成设计并对其性能做了分析及仿真、测试。     

基于FPGA的高速时间交替采样系统

提出了一种高速高精度数据采集系统的设计。ADC高速采样基于时间交替采样结构实现,以FPGA为逻辑控制芯片,DSP为误差矫正算法处理中心。在对系统总体设计各模块进行介绍的基础上,重点分析了系统存在的偏移误差、时延误差和增益误差,并描述了一种误差矫正方法。通过实验测试,结果表明该设计能够实现1 GS/s的高速采样,并能完成明显的误差矫正。     

宽范围可调稳压电源的设计

介绍了一种以单片机为核心的智能化高精度直流稳压电源的设计,通过集成有A／D、D／A的单片机、三端稳压源、霍尔传感器和上位机组成闭环系统,实现高精度宽范围可调稳定电压的输出,特别适用于各种有较高精度要求的场合,该电源工作可靠,性能良好,现已成功用于某导弹遥测系统测试设备。     

一种用于脉冲延时发生器中消除触发抖动的方法

针对延时脉冲发生器在外触发模式下,触发信号与时钟信号不同步造成的随机抖动问题,提出了一种随机抖动消除方法。该方法在FPGA(Field-Programmable Gate Array)内部设计多路并行TDC(Time-to-Digital Converter)对随机抖动进行实时精确测量,然后通过数字延时和压控模拟延时电路进行相应随机抖动的补偿,从而提高了脉冲延时的分辨率和精度。测试结果表明,测量模块造成脉冲的抖动为18.9ps,抖动补偿模块的抖动为4.2ps,最终系统的抖动为19.3ps。     

振动式微机械陀螺的驱动模态的研究

本文针对的是振动式微机械陀螺自动增益驱动模态的研究.通常的振动式微机械陀螺的驱动模态采用交-直流电压变化的办法来获取振幅信号,然后通过反馈去控制驱动电压,从而达到恒幅振荡的效果.本文提出了一种直接由交流信号去控制驱动电压的方法,这就避免了由交-直流电压变化造成的延时,达到实时自动增益控制的效果.     

固贴式薄膜体声波传感器的仿真分析

针对布拉格反射栅的特点,选用ta-C作为高声阻抗材料,Al N作为低声阻抗材料。利用COMSOL Multiphysics对布拉格反射栅薄膜体声波传感器(BAW-SMR)建模并对建立的模型进行固体力学和静电学的有限元仿真分析,得到了传感器的谐振频率、不同布拉格反射栅对数下传感器的导纳特性曲线、阻抗特性曲线以及形变位移图。通过对比分析得出当前条件下布拉格反射栅对数为4对时,传感器的阻抗特性曲线平滑,谐振频率为3. 258 GHz;当布拉格反射栅对数为3对或5对时,阻抗特性曲线存在寄生谐振。针对存在寄生谐振的传感器,选取具有3对布拉格反射栅的传感器进行优化,通过改变传感器上电极的尺寸和厚度来消除寄生谐振,实现了对寄生谐振峰的有效抑制,为进一步的研究提供了理论依据。     

皮秒级可调脉宽脉冲码型生成电路设计

针对雷达、通信、电子计量与测试领域对高精度、低噪声、高分辨率、可编程脉冲信号的需求,设计了一种皮秒级可调脉宽脉冲码型生成电路,用于产生脉宽精密可控的多模式多功能系列化脉冲码型信号。该脉冲码型生成电路基于小数分频原理,改变小数分频比将小数杂散移至高频段并由环路低通滤波器滤除,达到降低脉冲信号噪声的目的,在此基础上通过并串转换芯片产生目标信号以及向FPGA提供时钟信号以弥补FPGA本身时钟频率低,精度差的缺点。测试结果表明,脉冲生成电路可产生脉冲频率范围为1mHz～400MHz、最小占空比步进为～的脉冲信号,脉冲信号生成电路输出信号码型可选择归零码、不归零码、归一码、伪随机码等脉冲码型格式的脉冲码型信号。     

高精度数据采集电路设计及通道交叉干扰分析

为满足多路远距离电流信号高精度采样的需求,设计了一种基于FPGA的高精度多通道数据采集存储电路。分析了测量电路各模块误差产生的原因,用电路等效理论推导了多通道采集时通道间交叉干扰引入的测量误差,从设计角度出发,提出了减小误差提高测量精度的方法。对设计的多通道采集电路进行了多次测试实验,测试结果表明,采集电路可实现对8路4~20mA电流信号高精度采集测量,测量精度优于0.1%。     

新型高速大容量雷达数据记录器设计

提出了一种新型高速大容量雷达数据记录器的设计。为了将有效速度为59MB/s的雷达回波数据流及时、可靠的存储到记录器中,系统逻辑使用了乒乓缓存技术将其分解为两路速度为29.5MB/s的数据流并分别交叉写入两片Flash,这样大大减轻了单片Flash操作时序的压力。同时单片Flash运用了交错式双平面编程和高效的无效块管理,最大化的提高了芯片的写入速度。此数据记录器已经通过了振动、高低温、电磁兼容和冲击等实验,运行可靠稳定,同时已经交付部队使用。