一种基于保角变换的环形栅晶体管用作ESD防护器件的建模方法

This paper proposes a novel technique for modeling the electrostatic discharge （ESD） characteristic of the enclosed-gate layout transistors （ELTs）. The model consists of an ELT, a parasitic bipolar transistor, and a substrate resistor. The ELF is decomposed into edge and comer transistors by solving the electrostatic field problem through the conformal mapping method, and these transistors are separately modeled by BSIM （Berkeley Short- channel IGFET Model）. Fast simulation speed and easy implementation is obtained as the model can be incorporated into standard SPICE simulation. The model parameters are extracted from the critical point of the snapback curve, and simulation results are presented and compared to experimental data for verification.     

一种宽分频比范围的可编程分频器

提出了一种改进的宽分频比范围可编程分频器,支持对分频数和占空比的编程设置。该结构由改进的可编程下行异步计数器和脉冲二分频器组成,采用置数自释放结构和“时间裕度借用”方法,将关键路径延时容忍度增大了一个时钟周期。提出的分频器采用0.13 μm CMOS工艺进行设计与流片,版图尺寸为38.5 μm×66.2 μm。流片后的测试结果表明,该分频器的分频比范围为2~1 022,在分频比为m的条件下,占空比可从1/m调节至(m－1)/m。在全分频范围内,工作速度可达1.85 GHz,功耗小于0.82 mW。     

三维集成电路中硅通孔缺陷建模及自测试/修复方法研究

硅通孔(Through Silicon Via, TSV)是3维集成电路(3D IC)进行垂直互连的关键技术,而绝缘层短路缺陷和凸点开路缺陷是TSV两种常见的失效形式。该文针对以上两种典型缺陷建立了TSV缺陷模型,研究了侧壁电阻及凸点电阻与TSV尺寸之间的关系,并提出了一种基于TSV缺陷电阻端电压的检测方法。同时,设计了一种可同时检测以上两种缺陷的自测试电路验证所提方法,该自测试电路还可以级联起来完成片内修复功能。通过分析面积开销可得,自测试/修复电路在3D IC中所占比例随CMOS/TSV工艺尺寸减小而减小,随TSV阵列规模增大而减小。     

一种自参考高速高精度片上时钟抖动测量系统

提出了一种自参考结构的高速高精度片上时钟抖动测量系统。该系统采用流水线读出差分延时链结构,实现了超高速时钟相位抖动的连续周期测量。为降低传统测量中参考时钟引入的系统误差,提出了一种单时钟周期延时结构的自参考测试方案,实现了无参考时钟的抖动测量。鉴相器采用三级SR锁存器结构,可实现无死区时间鉴相。设计采用0.13 μm CMOS工艺,电源电压为1.5 V。仿真结果表明,该系统可测量时钟频率范围为80 MHz～1.2 GHz,分辨率最高可达3 ps,在电源噪声为100 mV时,分辨率仍可达6 ps。最后,对仿真结果进行了噪声频谱描述分析。     

稳定占空比高速SSTL_2 I/O缓冲器的实现

应对时钟上升沿和下降沿均采集数据的芯片间高速接口,提出了一种输出占空比在50%左右、偏差范围±5%的支持SSTL_2标准的I/O缓冲器.利用互补有源电流镜差动对,实现在不同温度和工艺角下输出信号稳定的占空比偏差范围的输入接收器.为了验证电路实际工作性能,测试芯片在SMIC 0.18 μm 1P6M混合信号工艺下流片.测试结果显示,333 MHz时,输出占空比为47%;200 MHz时,输出占空比为48%;与已报道的支持SSTL_2标准的接收器相比,工作在333 MHz时,输出占空比仍保持在45%到55%间,偏差范围减小约72%.     

USB2.0虚拟主机的验证系统研究与设计

在USB2．0设备控制器的仿真验证设计中，一般需要构建一个虚拟的主机系统。文章给出了利用SmartModel工具中的Usbhost_fz Flexmodel模型去设计一个USB2．0的虚拟主机验证系统．并模拟主机对USB设备控制器的IN作业、OUT作业、SETUP作业、SOF包处理的具体过程。     

FPGA片上时钟发生器快速自校准方案

该文提出了一种新颖的基于频率-电压转换技术的锁相环(PLL)快速自校准方案,可用于FPGA片上时钟产生单元内使用多段调谐环形压控振荡器(VCO)的锁相环。文章详细讨论了校准电路及用作时钟发生器的锁相环关键模块的设计,并进行了整体仿真验证。仿真结果说明,系统能够在发生工艺偏差或者参考频率变化时进行快速自校准。该文设计的校准电路及时钟发生器以较低VCO增益获得较宽的频率调谐范围,并具有较快的锁定时间,适于在FPGA器件的片上时钟产生单元中应用。