ＥＳＩ视角下高校学报助力学科建设研究——以《浙江工业大学学报》为例

通过基本科学指标数据库（Ｅｓｓｅｎｔｉａｌｓｃｉｅｎｃｅｉｎｄｉｃａｔｏｒｓ,简称 ＥＳＩ）和中国知网,统计浙江工业大学近６次进入ＥＳＩ前１％的学科情况和《浙江工业大学学报》（简称《学报》）２０１０－２０１９年学术影响力情况,分析《学报》与学科建设的发展现状和协同模式,提出高校学报实现自身跨越发展,并助力于学科建设的协同路径,以期推动高校学报向世界一流期刊迈进。结果表明：《学报》学科虽然与“省一流学科”、ＥＳＩ学科的匹配度均较高,但对学校 ＥＳＩ前１％,１‰学科和一流学科的贡献度仍需进一步提升。具体路径为：紧抓“双一流”契机,与学科协同发展;客观认识贡献度,打造一流期刊;关注前沿热点,加强实质性互动;纳入评价体系,推动互促发展。     

采用读卡机芯片FM1715SL设计的RFID读卡机

根据车辆管理系统对身份识别需求,提出基于国产芯片的RFID读卡机方案。数据接口设计为ISO14443TypeB的设备,在满足安全保密前提下,很好地兼顾了使用方便和高效便捷,大规模的车载应用验证了该方案的可靠性。     

Excel数据库在期刊稿件管理流程中的应用

编辑部在处理稿件流程中,过去一直采用手工的方式,编辑囿于烦琐的事务性劳动之中.为了提高编辑部处理稿件的工作效率,及时掌握稿件的来源及审稿与发表的进展情况,利用Excel数据库实现了编辑部稿件的日常处理流程管理工作,极大地方便了编辑部对稿件的管理,提高了编辑部的工作效率,也在很大程度上改变了传统工作中存在的烦琐、低效、速度慢的状况,使编辑部的管理更加简练、高效、快速.     

正交三角函数的CORDIC实现

本文首先介绍COBDIC算法和正交调制的基本原理,对基于流水线的CORDIC内核及前处理单元做了详细分析.给出了一种基于流水线的CORDIC算法来产生正交函数的信号发生器,在传统CORDIC算法的基础之上,通过采用流水线技术,优化参数,具有很高的精度和很快的速度,使设计出的硬件能够在精度要求较高的场合中使用.用Verilog HDL对其编程设计,进行功能仿真和时序仿真,及硬件下载,结果表明该信号发生器具有很好的实用性.     

基于北斗的海洋水文数据流动监控终端设计

文章给出了一种基于北斗RNSS定位模块为核心,采用北斗RDSS通信方式的海洋水文数据流动监控终端设计方案,终端可以跟随海洋洋流漂移,定时将该点位置所采集的水文数据发送至监控中心并接收其指令。终端采用高集成、高效率、超低功耗的ARM处理器以及定时模块,使用低功耗设计和优化电源管理延长了终端的使用时间。     

基于FPGA的TH-UWB窄脉冲信号发生器设计与实现

给出了一种基于FPGA的TH-UWB窄脉冲信号发生器的实现方法.信号采用脉冲位置调制,调制后的信号利用FPGA片内逻辑门的延时特性,编写延时程序产生携带调制信息的窄脉冲.在Altera DE2开发平台下实现了全数字化的TH-UWB信号发生器.该发生器系统的信号调制、窄脉冲产生都在FPGA芯片内部进行,与传统模拟发生器相比,可以使整个发生器成本显著降低,易于实现,工作稳定,结构简单且便于系统调试和更改.时序仿真和硬件实测数据表明,所得信号能达到TH-UWB纳秒量级窄脉冲的各项要求.     

《浙江工业大学学报》近６年载文及影响 因子年报统计分析

以《浙江工业大学学报》近６年出版发行的３６期论文和《中国学术期刊影响因子年报（自然科 学与工程技术）》计量指标为统计对象,对其载文量、第一作者单位和身份、基金论文、总被引频次、 影响因子等计量指标进行了统计量化分析,以期反映《学报》发表论文的学术水平和期刊质量,对提 升本刊质量和年报计量中的影响因子指标具有积极的促进作用．     

高校科研技术创新刻不容缓

本简述了高校技术创新的现状、特征及对策。     

基于数字MSK调制的通信系统设计与实现

本文在文献提出一种数字MSK调制解调模型基础上,将数字MSK调制技术应用到双工复接通信系统中.采用状态机的方式实现编帧和解帧,在编帧中插入帧头、特殊标志位,解帧过程去掉帧头和帧特殊标志位.用Verilog HDL语言进行模块设计与时序仿真,并在FPGA硬件上实现本设计.设计结果表明基于数字MSK调制的双工复接通信系统在实际应用上是可行的.     

32位浮点正余弦函数的FPGA实现

本文首先介绍了CORDIC算法原理和IEEE-754标准化结构,然后在传统CORDIC算法的基础之上,用Verilog HDL语言对CORDIC内核及前后处理单元进行了编程与设计,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围.最后在Quartus Ⅱ 5.1上进行了时序仿真,设计结果表明该算法在硬件上具有很大的优势.