数字通信系统的设计与实现

数字通信作为信息传输的手段正在迅猛发展。人们已越来越清楚地认识到，要有效地利用通信的两个仅有的资源——带宽和功率。只有求助于采用更复杂的数字信号处理(DSP)技术。在当今的数字通信系统中，不管是有线通信(例如，调制解调器)还是无线通信(如数字移动通信)，信号处理技术均越来越复杂。     

AVS帧间预测亮度插值模块的VLSI实现

为了推动音视频编码标准(AVS)解码芯片产业的发展,提出了一种基于AVS标准的帧间预测亮度插值电路的硬件结构.该设计将像素点按位置的不同分为三层,并采用了不同的流水线结构予以实现,充分利用了像素点之间的复用情况,兼顾处理速度和实现代价两方面考虑,硬件实现效率较高.满足了硬件资源以及系统时钟频率的要求.     

LTE上行虚拟MIMO系统基于SINR的比例公平用户配对算法

在3GPP LTE的上行传输中引入了一种虚拟MIMO(V-MIMO)技术。用户配对是V-MIMO技术中一个重要而独特的环节,设计配对算法必须考虑用户吞吐量和公平性。在分析传统的用户配对算法的基础上,提出了一个新的基于SINR(Signal to interfer-ence plus noise ratio)的比例公平(SNIR-PF)配对算法,此算法同时兼顾公平性和高效性并相对降低系统复杂性。同时该文最后通过显示仿真数据来说明这种算法对传统算法的优越性。     

有线数字广播中高阶QAM信号的载波同步与均衡器设计

针对ITU-T J.83标准,结合有线数字广播的信道特征,提出一种适用于高阶QAM信号的载波同步与自适应均衡的联合设计方案。该方案在均衡部分采用常模数算法(CMA)和最小均方误差算法(LMS)的双模均衡算法。通过算法的切换达到快速收敛和降低均方误差(MSE)的目的;针对高阶QAM信号,载波同步环路首先选用极性判决算法,并采用带宽较大的环路滤波器系数,使环路能在短时间内进行大范围频偏捕获。然后调低环路滤波器系数,减小环路带宽,进而降低稳态抖动。环路最后切换到判决指示算法,使相位均方差降至最低。整个方案通过算法验证并在Altera Stratix Ⅱ系列EP2S130F1020C5型现场可编程门阵列(FPGA)上完成了布局布线。最高工作频率为90.47MHz。     

MPEG-2传输流解复用器的设计与实现

论文介绍了MPEG-2传输流解复用的原理,提出了一种基于ARM处理器的以软件为主,硬件为辅的解复用器的实现方案。其中主要设计包括系统时钟恢复,PID过滤,TS流中节目关联表和节目映射表解码算法。     

DVB-C接收机中的时钟恢复电路设计

论文提出一种DVB-C基带芯片中全数字时钟恢复电路的解决方案。环路为反馈结构,包括插值器、时钟误差检测和环路滤波器三个部分。A/D提供4倍符号率以上的采样率,误差检测采用Gardner算法,并做线性插值。通过调节环路滤波器的增益减小时钟误差抖动,同时提出一种判断环路锁定的检测方法。仿真结果表明,环路能够捕获400ppm的时钟频率误差,支持16-、32-、64-、128-、256-QAM调制方式,提供稳定收敛和优异的性能。     

DVB-C接收机中的载波恢复电路设计

提出一种DVB-C基带芯片中全数字载波恢复环路的解决方案。环路包括相位频率检测器、环路滤波器、数控振荡器和锁定检测器四个部分。根据广播系统的特点,环路首先采用极性判决算法对频率和相位偏移进行盲捕获,然后切换到判决指示算法继续跟踪。通过对传统相位检测器输出的简单修改,使其平均值在捕获阶段反映频偏的极性,从而把传统的相位检测器转换为相位频率检测器。给出一种新的环路锁定的判断方法。在DVB-C系统中的仿真结果表明,环路可以捕获符号率5%的频偏,适用于高阶QAM,并提供稳定的收敛、准确的相位和频率偏移的估计,使BER性能优异。     

DVB-C接收机中的均衡器设计

提出一种DVB-C基带芯片中自适应均衡器的解决方案,并对其进行了仿真。     

DVB-S中卷积码节点同步检测方案

分析了一种基于校验多项式的节点同步方法。这种算法较之传统的卷积码节点同步方法,具有独立于译码器,对输入数据的平均幅值不敏感,可以快速获得同步状态,并且可以自动跟踪传输过程中的穿凿方式的变化等优点。基于该算法提出可选用的实现DVB-S接收系统中不同码率的卷积码的节点同步方案,并对该方案进行了软件仿真和硬件实现。在合理的硬件开销下,该方案表现出较好的同步性能。     

高效的H．264指数哥伦布解码器设计

H．264视频压缩标准凭借高压缩比和较好的图像质量，已经作为一种新型的标准被广泛接受。由于H.264的解码复杂度很高，软件实现难以满足实时性的要求，所以需要采用硬件解码。本文提出了一种针对H．264视频编码标准的可变长指数哥伦布码解码的硬件设计结构，给出了一种系统解码时间消耗与系统资源占用较少的硬件设计方案，最后给出了设计最终的仿真以及后端设计的结果。