CPT原子钟垂直腔面发射激光器驱动电路设计

设计了一种输出电流范围在0~2 mA,用于驱动垂直腔面发射激光器(VCSEL)的恒流源电路。电路设计采用负反馈原理,可输出一个稳定的电压,该电压经过电压电流转化为恒定电流。为使输出电流更加稳定,在电路中加入现场可编程门阵列(FPGA)芯片EP4CE10F17C8组成控制电路。芯片通过采集负反馈的输出与预定值比较,得到误差量反馈到负反馈模块,调整负反馈电路的输入电压,从而使电路输出实现长期稳定。最后对电路输出性能进行测试,测试结果表明电流的纹波系数为0.01,电流稳定度为±0.02 mA。在驱动电流为1.2 mA、激光器工作温度为60℃时,用波长计测试激光器输出波长为795 nm,同时测得的吸收谱线也表明激光器输出波长在795 nm附近。因此,该恒流源电路可用于驱动VCSEL输出稳定波长。     

面向CPT铷原子钟频率合成器优化

采用锁相环频率合成技术产生3.417GHz微波频率并对其优化,相位噪声为-104.75dBc/Hz@100kHz,将优化后的锁相环频率合成器加载到VCSEL(Vertical Cavity Surface Emitting Laser垂直腔面发射激光器)上对驱动电流进行幅度调制,使VCSEL产生具有特定光频差的高度相干双色光,测试原子对±1级边带的多普勒吸收峰,通过改变微波信号的功率从-10dBm到+8dBm,测试在不同温度下改变微波功率对多普勒吸收峰的影响,找到对应工作温度下最佳的微波功率使得铷原子对±1级边带吸收峰最大,测得温度在64℃、65℃、66℃时,最佳微波功率分别为-3dBm、-1dBm、3dBm,为后续CPT(Coherent Population Trapping相干布局囚禁)信号测试奠定基础。     

CPT铷原子钟锁相环频率合成器设计和分析

基于CPT(相干布局囚禁)87铷原子钟设计出输出频率为3417 MHz的锁相环频率合成器,通过ADIsimPLL仿真出最佳环路带宽,环路滤波器参数以及相位噪声等,并通过STM32对锁相环芯片进行控制。对频率合成器进行了测试,电路尺寸为40 mm×40 mm,输出信号功率范围为-4 dBm^+5 dBm可调,输出信号噪声满足要求-88.65 dBc/Hz@1 kHz,-92.31 dBc/Hz@10 kHz,-104.63 dBc/Hz@100 kHz,杂散和谐波得到抑制,设计的频率合成器能很好的应用于原子钟的射频信号源。