一个适用于无线内窥镜系统的ASK中频接收机电路

实现了一个适用于无线内窥镜系统的低功耗ASK中频接收机电路.该接收机包括一个用于补偿信道衰减的自动增益控制环、一个ASK解调器和基于能隙基准源的偏置电路,接收机电路已采用0.25μm CMOS工艺实现.测试结果表明,该电路可以从功率在-30～10dBm之间的中频信号中正确解调出数字基带信号,中频工作频率为20MHz.电路采用2.5V电源,消耗的电流仅为2.1mA.     

频率覆盖3.2～6.1 GHz的CMOS LC VCO

通过提高MIM电容的调整范围,实现了一个覆盖3.2～6.1 GHz的CMOS LC VCO.该VCO使用0.18μm射频CMOS工艺制作,芯片面积约为1260μm×670μm.当输出5.5GHz时,VCO内核消耗功率为17.5mW;在100kHz频偏处的相位噪声是～101.67dBc/Hz.     

基于对称螺旋型电感和差分二极管的2.4GHz CMOS正交输出压控振荡器

提出了一种产生2.4GHz正交本地振荡信号的方法.它将LC-VCO和两级环路振荡器两种结构组合起来以实现正交输出的低相位噪声压控振荡器.LC网络是由在片对称螺旋型电感和差分二极管组成的.详细论述了VCO原理及其噪声性能.该电路已经用0.25μm单层多晶、五层金属N阱CMOS数字工艺制作.测量结果表明:它可以提供正交的本地振荡信号,其振荡频率可以在300MHz的范围内调节,当仅对差分输出振荡信号的一端进行测试时,振荡频率为2.41GHz时,去偏移中心为600kHz时的相位噪声为-104.33dBc/Hz.而且,它能在很低的电源电压下工作,功耗也很低,所以,它在集成收发机中将得到广泛的应用.     

基于注入锁定的RF低功耗正交本振信号产生电路

实现了一个基于注入锁定技术的射频低功耗正交本振信号产生电路.该电路由工作于两倍频频段的压控振荡器和两个注入锁定二分频器及缓冲器构成,可以为无线收发机提供正交本振信号.通过采用数字调谐技术,压控振荡器达到了很宽的调谐范围,而通过在注入锁定二分频器中加入与压控振荡器相同的变容管和电容阵列,保证了注入锁定二分频器在整个频带范围内都能保持锁定.该正交本振产生电路采用UMC 0.18 μm CMOS工艺实现.测试结果表明,在1.9～2.3 GHz频率范围内,该电路能够提供正交本振信号.该电路采用1.8 V电源供电,消耗的电流为2.2 mA(不包含缓冲器的电流),占用芯片面积为1.56 mm2.     

一种改进的高分辨精度的CMOS电流型排序电路

提出了一种改进的高分辨精度的CMOS电流型排序电路.该电路不需要偏置信号,简化了系统设计.其电路结构简单,便于扩展.利用平均值电路、减法电路、WTA电路和控制电路,可以使该排序电路在大输入电流下依然保持高性能.它已经采用0.8μm标准CMOS工艺成功制作.芯片面积为2.38mm×2.00mm(核心电路面积仅为1.12mm×0.52mm).测试结果表明该排序电路动态范围大、分辨精度高、准确度好、功耗低,可以广泛地应用于中值滤波、模式识别、神经网络、模糊逻辑等信号处理领域,具有很高的应用价值.     

集成电路技术在医疗健康领域的应用

随着社会的发展和科学技术的不断进步,人们对医疗健康、生活质量、疾病护理等方面提出了越来越高的要求。同时,依托于高新领域电子技术的各种治疗和监护手段越来越先进,也使得医疗产品突破了以往观念的约束和限制,在信息化、微型化、实用化等方面得到了长足发展。本文从医疗健康领域的需求分析人手,从集成电路技术的角度对医疗健康领域的应用的关键技术（现状和前景）做了大致的分析探讨。     

集成低功耗CMOS压控振荡器及其二分频器

实现了应用于无线局域网收发机的集成低功耗CMOS压控振荡器及其二分频器.压控振荡器是由在片对称螺旋型电感和差分容抗管组成的LC负阻型振荡器,而二分频器采用了ILFD结构.由于采用了差分LC元件和ILFD技术,整个电路的功耗很低.该电路已经用0.18μm CMOS工艺实现.测试结果表明该电路能产生低相位噪声的3.6/1.8GHz双带本振信号,并具有很宽的可控频率范围.当电源电压为1.5V时,该电路消耗了5mA的电流.芯片面积为1.0mm×1.0mm.     

一种用于无线接收机的噪声整形可重构复数带通/低通滤波器的设计

A reconfigurable complex band-pass （CBP）/low-pass （LP） active-RC filter with a noise-shaping technique for wireless receivers is presented. Its bandwidth is reconfigurable among 500 kHz, 1 MHz and 4 MHz in LP mode and 1 MHz, 2 MHz and 8 MHz in CBP mode with 3 MHz center frequency. The Op-Amps used in the filter are realized in cell arrays in order to obtain scalable power consumption among the different operation modes. Furthermore, the filter can be configured into the 1st order, 2nd order or 3rd order mode, thus achieving a flexible filtering property. The noise-shaping technique is introduced to suppress the flicker noise contribution. The filter has been implemented in 180 nm CMOS and consumes less than 3 mA in the 3rd 8 MHz-bandwidth CBP mode. The spot noise at 100 Hz can be reduced by 14.4 dB at most with the introduced noise-shaping technique.     

A power scalable PLL frequency synthesizer for high-speed △-∑ ADC

A 35-130 MHz/300-360 MHz phase-locked loop frequency synthesizer for △-∑ analog-to-digital con- verter （ADC） in 65 nm CMOS is presented. The frequency synthesizer can work in low phase-noise mode （300-360 MHz） or in low-power mode （35-130 MHz） to satisfy the ADC＇s requirements. To switch between these two modes, a high frequency GHz LC VCO followed by a divided-by-four frequency divider and a low frequency ring VCO followed by a divided-by-two frequency divider are integrated on-chip. The measured results show that the fre- quency synthesizer achieves a phase-noise of-132 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 1.12 ps with 1.74 mW power consumption from a 1.2 V power supply in low phase-noise mode. In low-power mode, the frequency synthesizer achieves a phase-noise of-112 dBc/Hz at 1 MHz offset and an integrated RMS jitter of 7.23 ps with 0.92 mW power consumption from a 1.2 V power supply.     

用于2.4GHz无线局域网收发机的CMOS混频器

描述了采用CMOS工艺技术,用于2 .4GHz无线局域网收发机的上变频器/下变频器的实现.由于采用class-AB类工作模式的输入级,该下变频器具有很高的线性度.同时,该输入级也完成了输入阻抗匹配和单端信号到差分信号的转换功能.它们采用0 .18μm CMOS工艺实现.为了说明它们的性能,文中给出了每个模块的测试结果.