基于平面肖特基二极管的平衡式亚毫米波倍频器芯片

基于标准的平面肖特基二极管单片工艺设计了一款平衡式亚毫米波倍频单片集成电路。依据二极管实际结构进行电磁建模,提取了器件寄生参数,并与实测的器件本征参数相结合获得了二极管非线性模型;依据该模型,采用平衡式拓扑结构以实现良好的基波抑制,设计了三线耦合巴伦电桥,并与肖特基二极管集成在同一芯片上,实现了单片集成,提高了设计准确度。芯片在片测试结果表明,在输入功率17 dBm 下,输入频率75~105 GHz范围内,倍频器芯片峰值输出功率达到2.67 dBm。芯片整体尺寸为0.80 mm×0.50 mm。     

一种用于砷化镓晶圆级堆叠的工艺技术

随着电子系统对多功能、小型化要求的不断提高，将数字控制电路、移相器、低噪声放大器等砷化镓微波集成电路（MMICs）进行3D集成是解决问题的方向。为此，设计具有数百个互连点的孔链测试结构模拟上下两层电路互连，采用砷化镓穿孔技术将正面互连压点转移到背面，研究适用砷化镓薄片的晶圆级键合技术，开发出两片式砷化镓面对背的晶圆级堆叠工艺技术，堆叠成品率达到90%以上。利用这项工艺，将砷化镓数字电路堆叠到低噪声放大器芯片上，形成了Ka波段幅相多功能电路，测试在32～38 GHz频段内，接收端增益大于21.5 dB，噪声小于4 dB，移相精度小于4°；发射端增益大于23 dB，输出功率大于25 dBm（输入功率10 dBm），移相精度小于4°。