一种高线性度100 kHz带宽∑△调制器

设计了一个100 kHz信号带宽、80 dB SNDR、3.3 V电源电压的单环三阶∑△调制器.电路采用AB类运放,可在较低静态功耗下实现较高的压摆率.电路采用UMC 0.18μm CMOS工艺制作,版图面积为1.7 mm×1.3 mm.芯片测试结果显示:在12 MHz时钟频率、60倍过采样下,调制器可达到100 kHz信号带宽,75.7 dB SNDR和98 dB SFDR.     

1.8 V音频Σ-Δ调制器设计与实现

介绍了一种适用于数字音频应用的16位8 kHz Σ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放.仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6.该电路采用UMC 0.18 μm混合信号工艺实现,工作电压为1.8 V,芯片版图面积为1.3 mm×1.3 mm.     

一种用于ADSL的11mW 79dB动态范围的ΔΣ调制器

随着工艺的进步,△∑A/D只适用于低速高精度领域的观念正在被打破。本论文设计一个单环二阶前馈反馈混合型多比特△∑调制器,用于ADSL。为了能让PH2相向PH1相借用12%的时间,以降低对运放、比较器和DEM单元速度的要求,本论文改进了传统的不交叠时钟产生电路。为解决无源加法器时钟馈通对比较结果的影响,调整了比较器和加法器的时序。 本设计采用1.8V电源电压,UMC 0.18um CMOS工艺。芯片测试结果显示：在80MHz时钟频率,32倍过采样下,调制器达到了79dB动态范围,71.3dB SNDR,11mW功耗和1.47pJ/step的FOM值。     

一种独立调节两相脉宽的不交叠时钟产生电路

由于开关电容电路具有同标准CMOS工艺兼容性好、时间常数精确度高、电压线性度好等优点,在滤波器、A/D中得到广泛的应用.在开关电容电路中,一个必不可少的单元便是两相不交叠时钟产生单元,它产生不交叠时钟,控制节点不会同时被两个电压驱动;产生提前关断的时钟,以减少电荷注入效应的影响.分析了传统不交叠时钟的电路原理和时序,在此基础上提出了一种独立调节两相脉宽的不交叠时钟产生电路,并分析了它在△∑调制器、流水线结构A/D以及滤波器中的应用前景.     

An 11 mW 79 dB DR △Σ modulator for ADSL applications

This paper shows the design of a second-order multi-bit△Σmodulator with hybrid structure for ADSL applications.A modified two phase non-overlapping clock generator is designed to let PH2 borrow 12%of the time from PH1,which relaxes the speed of OTAs,comparators and the DEM block.The clock feed through problem of the passive adder is solved by revising the timing of the comparators and the adder.The chip is designed and fabricated in UMC 0.18μm CMOS technology.Measurement results show that with an oversampling ratio of 32 and a clock rate of 80 MHz,the modulator can achieve 79 dB dynamic range,71.3 dB SNDR,11 mW power consumption from a 1.8 V power supply.The FOM is 1.47 pJ/step.     

1．8V音频∑-Δ调制器设计与实现

介绍了一种适用于数字音频应用的16位8 kHz Σ-Δ调制器,该电路采用单环三阶、单比特量化形式;为适应较低电压,采用带密勒补偿的两级运放.仿真结果显示,调制器在128倍过采样率时,带内信号信噪比可达到102.6.该电路采用UMC 0.18 μm混合信号工艺实现,工作电压为1.8 V,芯片版图面积为1.3 mm×1.3 mm.