一种高性能16K(2K×8)NMOS-SRAM的设计与分析

本文描述一种性能较好的16K(2K×8)NMOS-SRAM的设计.该电路采用3μmNMOS双层多晶硅工艺进行制作.对它的结构、存贮单元、灵敏读出放大器以及译码电路等进行了分析和优化.用CAD电路模拟的结果与实测十分接近,取数时间为120ns,工作功耗为150mW.     

小波变换的电路集成

小波变换是信号分析和处理中的重要方法．本文设计了一种实现小波变换的集成电路．它充分利用了算法本身的特点，采用电路复用的方法，节省了电路单元的需要量，并且，采用并行和流水线的电路结构，使得工作速度较快．平均每个时钟周期内输出一个小波变换结果．时钟的频率由加法器延时决定．电路得到了ＶＨＤＬ（硬件描述语言）的模拟和验证．     

一种高效地实现运动估计算法的VLSI结构

本文提出了一种全新的低延滞、高吞吐率、可编程的ＶＬＳＩ树型结构，它能十分有效地实现ＦＳＡ和ＴＳＳＡ运动估计算法。该结构比其它树型结构少１／３的处理单元（ＰＥ），而且ＰＥ单元的延时减少一半。独特的ＭＥ窗缓冲结构使Ｉ／Ｏ带宽和Ｉ／Ｏ管脚大大减小，交叉流水线技术使硬件利用率可达到１００％。这些特点使得该结构适合ＶＬＳＩ实现。     

BiCMOS比较器宏单元

本文描述了两种结构的BiCMOS比较器宏单元的设计和制造.制成的五种比较器均达到了设计要求:静态功耗小于5mW,灵敏度优于5mV,模拟得到最高采样时钟频率为60MHz.(C_L=5pF).在与同类全 CMOS比较器比较中充分显示了 BiCMOS结构的优越性.     

MOS随机存贮器(RAM)的发展动向

一、256K-DRAM是现发展阶段完成的标志RAM是计算机的关键组成部件,随着计算机向智能化发展,对RAM的需求将成百倍地增长。因此,对RAM的开发研究成为国际上半导体企业界的竞争焦点,发展十分迅速。过去十年,RAM的单片集成度以每二年四倍速度提高,而由于光刻线条越来越细,因而芯片尺寸每二年只增加1.4倍。下表为从77年至83年DRAM及SRAM的进展概况。     

1Mbit汉字ROM设计和分析

本文描述一种专用于汉字字符发生器的1Mbit ROM的设计。文中对各部分电路设计作了详细的分析,指出设计中的特点。对研制成功的样品进行交、直流特性测试,结果表明电路性能完全达到设计和使用的要求。     

一种用于HMOS-SRAM的触发器高灵敏读出放大器

本文提出了一种新型HMOS-SRAM读出放大器(S/A).它是由一对源跟随器交叉反馈所组成.通过精确控制上下管的尺寸比,使它处于临界触发状态.理论和实验证明,这种电路具有高灵敏度,宽共模范围以及低输出共模电平等优点.试用于SRAM,得到很好的结果.     

雷达动目标检测专用集成电路的设计

本文设计出一种用于雷达数字信号处理的动目标检测专用集成电路。该电路采用有限冲激响应滤波器结构，并配以乒乓存储器及流水线乘法器，具有运速度快，结果简单等优点。经逻辑和电路模拟，证明该电路具有良好性能。