逆向逻辑综合与功能测试建模

本文在分析时序电路故障检测试法存在难题的基础上,提出一种功能测试建模的新方法。具体内容包括:时序电路功能测试建模的要求;利用逆向逻辑综合方法完成同步时序电路测试的建模;以及异步时序电路功能测试建模的特点。这对时序电路功能测试序列的自动生成有重要意义,因为有了这样的模型,时序电路的自动测试生成可归结为图论算法问题。     

时序电路可及状态的枚举和自动测试生成

复杂时序电路的测试生成被公认为VL-SI电路测试的难题之一。本文在分析已发表文献对此问题研究情况的基础上,提出一种实用的、可靠的测试生成方法。本方法的特点有二。一是以时序电路可及状态的分析为依据,建立同步、异步时序电路测试的统一数学模型,完全地、准确地反映电路的稳态功能。二是以图论算法为工具,从电路强连通状态转换图中找出最优测试向量序列。此法适用于数字系统层次或功能测试,有效地降低计算复杂性,加快测试生成速度,可望发展成为VLSI电路实用化测试生成方法的一条新途径。     

对固定故障覆盖率的再认识和VLSI功能测试的展望

在数字系统测试方法研究工作中,门级固定故障覆盖率已被沿用了几十年。本文综述近年来一些学者对此所作的分析。研究结果表明,单凭故障覆盖率,仍难以衡量测试工作的质量。用故障覆盖率来预料芯片测试筛选的失误率,带有明显的局限性。从实效出发看问题,以100％故障覆盖率为目标的结构测试花费代价很大,仍难以达到满意的结果。功能测试方法有逐渐走向成熟的趋势。     

硬件描述语言VHDL的表述特点及其综合过程

ＶＨＤＬ是一种具备形式化，层次化和规范化的硬件描述语言。它能针对设计实体的多方面特性给出了其不同层次上的表述方式；结构描述，数据流描述和行为描述。本文介绍了ＶＨＤＬ的表述特点及其综合过程。     

特征分析技术的新进展

特征分析方法是数字系统测试中的一个研究课题,并且日益显示其重要意义。本文综述近年来国际上在这方面研究的新进展,其中包括特征分析技术在理论上的不断完善,特征分析中真伪混淆概率计算方面的进展,以及对近年来出现形式多样特征分析器本质的揭示等。     

用于复杂数字系统测试的整体功能模型

运用《系统论》的思想，提出数字系统功能和复杂数字系统整体功能的概念，由此引伸出功能测试的新方法，这种方法可归结为通过复杂数字系统的分析，包括拓扑分析和逻辑分析，建立整体功能模型，据此找出验证测试所需的系统输入向量序列。这些工作可采用计算机辅助手段，特别是运用《算法图论》和逻辑综合工具而完成的。用所提出的方法可以在复杂数字系统各种不同抽象级的逻辑图中提取整体功能模型，因此具有广泛的适用性。