通用并行CRC计算方法及FPGA实现

循环冗余校验(CRC)码是诸多信道编码方式中最常用的一种编码,也是一种检错概率高且容易硬件实现的检错码,因检错能力强、容易实现而得到广泛应用。首先,本文介绍了循环冗余校验的算法原理,分析了CRC校验码的具体运算过程;其次,本文在原算法的基础上提出一种高速并行CRC算法,并以CRC-CCITT为例,推导出8位并行运算的CRC-CCITT逻辑关系式;最后,本文根据推导的8位并行运算的逻辑关系式,描述了8位并行的CRC-CCITT硬件实现电路。将该算法与现有的查找表法的性能进行分析比较发现,该算法具有节省逻辑资源、运行速度快等特点。     

HDLC协议原理及FPGA实现研究

高级数据链路控制(HDLC)协议是在数字通信领域中广泛应用的协议之一,用以在远程用户之间实现资源共享和信息交互。HDLC协议是一种面向比特流的数据链路层协议,其特点有高效性、可靠的透明传输以及强大的差错检测功能。文章介绍了HDLC协议的帧结构,并研究了HDLC协议在发送端如何组帧以及接收端实现解帧的过程,提出一种利用FPGA编程实现HDLC协议的硬件处理方法,将编写的代码下载到Xilinx FPGA芯片中并测试通过,证实了HDLC协议利用FPGA实现的可行性。与HDLC专用芯片相比,该方法可靠性高、灵活性好以及实现简单,具有良好的应用前景。