FPGA和USB的双通道数据采集测试系统

提出了一种双通道数据采集测试系统的硬件实现方案。该系统采用FPGA芯片EP1C12Q240C6,SRAM芯片CY7C1061AV33和USB芯片CY7C68013A构成硬件框架,可通过USB总线接收上位机命令并上传采集的数据到PC。本文对该系统的硬件电路和FPGA内部逻辑设计做了详细的介绍。最后经过实际测试,该系统可以有效采集ADC输出信号,验证了设计方案的正确性。     

L波段发夹型微带滤波器的设计

介绍了设计发夹型微带滤波器的基本原理和ADS在L波段发夹型微带滤波器设计中的应用,提供了发夹型微带滤波器中发夹型微带谐振器的间距与耦合系数之关系曲线的求取方法,呈现了模型仿真和EM仿真的两种效果,最后给出了L波段5阶发夹型带通滤波器的设计实例和测试结果。     

MIMO雷达OFDM-LFM波形设计与实现

由于MIMO雷达发射相互正交的波形,因此正交波形设计是MIMO雷达实现的关键问题。针对MIMO雷达发射波形正交的特点,介绍了正交频分复用线性调频波形(OFDM-LFM)的设计原理。提出了一种正交频分线性调频波形产生的实现方案,该方案通过并行发射多路频分的线性调频信号形成OFDM-LFM波形。设计了一种由主控计算机、波形控制模块和数字中频合成模块构成的OFDM-LFM波形产生器。给出了基于AD9910数字斜坡调制方式产生单通道线性调频信号的方法和OSK功能产生多通道线性调频脉冲信号的方法,并对单通道线性调频信号线性度进行了分析。最后给出了其中两通道LFM信号频谱和一通道线性调频脉冲信号的时域波形的测试结果,验证了方案的正确性和可行性。     

MIMO雷达相位编码波形设计与实现

MIMO雷达为了避免通道间的相互干扰,为了获得对多目标检测的高分辨率,因此设计具有低自相关旁瓣峰值和互相关的正交信号集对于实现MIMO雷达系统是至关重要的,正交相位编码信号就具有上述优点.针对MIMO雷达发射波形正交的特点,以二相码为例的设计原理,设计了一种由主控计算机、波形控制模块和数字中频合成模块构成的二相码波形产生器.给出了基于AD9910单频调制方式产生单通道二相码信号的方法和OSK功能产生多通道二相码信号的方法,并给出了测试结果,验证了方案的正确性和可行性.     

一种直接检测雷达脉冲积累新方法(英文)

本文提出一种可用于直接检测雷达的步进时间间隔脉冲串实现脉冲积累的新方法.在接收机端,包络检波信号通过一种修改的互相关算法进行处理,彻底消除所有伪相关峰,从而获得完美距离旁瓣特性.这种完美特性在理论上进行了证明,并给出了具体实现结构.仿真结果表明了新方法的正确性和显示出其良好的相关性能.此外,新方法易于实现且与传统直接检测雷达兼容,能够应用在不需要多普勒信息或很难提供相干性的雷达中,如短脉冲激光雷达和超宽带冲激雷达.该方法也适用于常规非相干雷达的升级.     

一种基于OFDM-LFM信号的PD雷达解模糊方法

为了解决线性调频脉冲多普勒雷达的距离模糊和速度模糊问题,采用了高脉冲重复频率的方式发射正交频分线性调频脉冲信号,并给出了一种用于解模糊的回波数据重排方案。这种重排方式可以解决最大无模糊距离和最大无模糊速度之间的矛盾,对重排后得到的数据矩阵进行脉冲压缩、动目标检测,最终得到的峰值可无模糊地体现目标的距离和速度。仿真结果证明了所提方法的有效性和可行性。     

定点CORDIC算法的误差控制

通过对CORD IC算法误差原因的分析,提出了一种降低定点算法误差累积的方法,从而可以使算法误差不随迭代深度增加而增加,进而得到更精确的函数值。文章首先分析了CORD IC算法的基本原理,依据此原理给出了典型CORD IC算法的基本结构,该结构可以用来有效计算超越函数的值;随即针对坐标转换时的误差累积效应以及误差较大的问题,给出了相应的误差分析以及修正的算法结构。FPGA仿真及实验结果表明,在不大幅牺牲速度的情况下,增加少量资源,可以在一定程度内控制算法的误差。     

串馈型光控相控阵技术机理研究

讨论了光电子技术在宽带宽角扫描相控阵雷达中的应用和优点,简述了光控相控阵天线的工作原理和发展状况.着重分析了串馈型光控相控阵列系统发射机的系统构成和工作原理,建立了串馈型光控相控阵列系统工作在发射模式的数学模型,并进行了理想模型的计算机仿真,最后分析了串馈型光控相控阵的优势并展望了其广阔的应用前景.     

一种用于无线视频传输系统的信源编码平台的设计

本设计以视频图像信号的无线传输为背景,设计了基于TMS320DM642的信源编码硬件平台,介绍了整个信源编码硬件平台的实现方法。阐述了各个模块的功能特点,电路连接方式,同时论述了基于DSP／BIOS的软件系统的设计。实验结果较好地验证了设计的合理性和正确性。     

基于FPGA的多通道高速数据采集系统

为满足某雷达实验平台的需求,设计并实现了一种基于通用串行总线USB的多通道高速数据采集系统。该系统以现场可编程门阵列（FPGA）为核心,利用多组高采样率AD实现多通道高速采集。为保证数据通路的畅通,每通道配备大容量DDR2进行高速数据缓存,并利用DDC降低数据写入速率。系统采用EZ_USBFX2LP系列USB芯片的Slave FIFO接口方式将数据回传至计算机中,由计算机应用程序进行控制、数据采集和波形显示。整个系统由硬件部分、FPGA内部逻辑、USB固件、设备驱动和应用程序构成。经过测试,系统在80MHz采样率下,可以实现中心频率60MHz、带宽10MHz信号的有效采集。测试结果验证了设计方案的正确性和可行性。