电流镜及其在多值I2L电路开关级设计中的应用

运用开关信号理论和有界算术运算理论，对电流镜的多种性质进行了讨论，并系统研究了利用电流镜实现电流信号的各种算术运算，其中倍除运算属于初次提出，最后通过N进制半加电路和N值比较电路等两个设计实例介绍了电流镜技术在I^2L电路开关级设计中的应用。     

基于树形Mux的逻辑电路优化

为实现用case语句描述的逻辑电路的面积和延迟优化,提出了一种基于树形Mux的逻辑电路优化方法.该方法先将case语句转换为树形Mux,通过合并case语句实现Mux树中Mux门的个数和层级减少,并通过化简地址逻辑实现地址再编码电路的精简,进而实现映射后电路面积与延迟的优化.提出的算法使用C++语言实现,电路面积和延迟优化结果由常用学术开源EDA工具abc,结合国内EDA公司提供的映射库得到.实验结果表明,相比于abc工具,使用该方法得到的面积和延迟优化分别提升了26%和21%.     

基于可满足性模理论的CMOL电路单元映射

针对纳米CMOS混合电路(CMOL)单元映射时, 传统的精确算法存在编码变量多、文件存储大导致的求解规模受限问题, 提出了一种基于可满足性模理论(SMT)的CMOL电路单元映射方法, 该方法通过整型编码减小文件存储大小, 通过渐进式求解算法兼顾求解规模和速度. 实验结果表明, 与传统的精确算法相比, 本文提出的方法可大幅减少中间处理文件的大小, 并以较小的求解速度为代价提高了处理大规模电路的能力.     

逻辑函数高阶布尔e偏导数求解算法的实现

针对已有方法在求解布尔e偏导数时只能解决小规模电路的问题,提出了一种基于逻辑函数不相交运算的大函数高阶布尔e偏导数的求解算法.该方法将逻辑函数转化为不相交乘积项的集合,用逻辑函数的不相交运算替代布尔e导数运算中的逻辑“与”运算;并将不包含待求导变量的乘积项拆分出来,不参与布尔e导数运算,以达到降低算法复杂度、提高算法速度的目的.提出的算法用C语言编程实现,并用MCNC测试电路进行了测试.实验结果显示,本算法能快速实现大函数高阶布尔e偏导数的求解,求解效率与参与不相交运算的乘积项数量有关,但对输入变量的数量不敏感.     

主从型D触发器的动态功耗分析

主从型D触发器的动态功耗同触发器内部节点上的信号跃迁情况和节点电容有关。基于D触发器的电路结构与MOS管参数，本文对主从型D触发器各个节点电容进行了计算，利用对各节点电容的计算值，便可估算在某一激励输入序列的D触发器的动态功耗，Pspice模拟证实了该一动态功耗算的准确性，搞清了D触发器内部诸结点电容与MOS管参数之间的关系亦为降低它的动态功耗提供了参考依据。     

基于热感知的SoC布图规划

随着芯片规模的增大及芯片中IP核数量的不断增加,SoC的功耗密度不断升高,导致局部温度迅速上升,从而影响芯片的稳定性.基于热感知的SoC布图规划实现芯片温度的均匀分布是解决这一问题的有效途径之一.结合传统布局规划,提出了调整部分模块面积的降温策略,发展了一种基于模拟退火的热感知SoC布图规划方法,所提出的方法应用于MCNC基准电路,结果显示电路温度最高可以降低23℃.     

基于虚拟单元映射的电路面积优化算法

相比较于标准单元库映射,library-free映射中采用的动态生成的虚拟单元,具有更大的灵活性,因而在电路面积优化上往往可以取得更好的效果.本文提出的基于虚拟单元的面积优化算法包括面积估算和覆盖策略两部分.在面积估算上提出了基于n元树和逻辑努力的虚拟单元的CMOS电路实现及面积估算方法.在覆盖策略上提出了一种带有局部寻优策略的离散粒子群优化算法.MCNC测试电路的实验结果表明,相比较于标准单元库映射,对于绝大多数电路,本文给出的算法可以使电路面积得到进一步的优化.     

一种改进的混合极性列表技术

针对基于多输出混合极性Reed-Muller逻辑表达式极性转换问题, 提出了基于不相交项的列表极性转换方法, 并通过极性搜索实现函数的最小化. 结果表明: 与传统列表极性转换法相比, 提出的新方法能有效降低时间复杂度.     

三输入高性能AND/XOR复合门电路设计

针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径长的不足,进而提高了电路性能.在55nm的CMOS技术工艺和PTM多种工艺下,经过HSPICE模拟和Cadence提取版图的后仿真,显示所设计的电路具有正确的逻辑功能,相较于采用门电路级联而成的AND/XOR电路,本电路在不同负载、频率和PVT组合等情况下的延时、功耗和功耗延迟积(PDP)都得到了明显改善.     

基于改进的LUT乘法器的FIR滤波器设计

针对目前FIR数字滤波器消耗面积较大、运行速度较慢等问题,在APC-LUT (antisymmetric product coding,APC)方法实现乘法器基础上,提出了一种改进型查找表(lookup table,LUT)架构δ-LUT实现乘法器,省去了地址线的编码电路,控制电路简单易行;进一步,在δ-LUT的基础上,提出了改进型的LUT架构β-LUT实现乘法器,使FIR滤波器的功耗和面积等性能得到大幅度提高.进一步介绍了在输入位宽较大时通过查表操作的LUT分解方法可降低LUT的规模.采用Synopsys公司的Design Compiler,并结合TSMC 130 nm的单元库,对LUT进行综合改进,结果显示,改进后的LUT实现的FIR数字滤波器,其ADP节省达60%,功耗节省达58%.