基于FPGA的神经网络自整定PID控制器设计

本文基于FPGA(现场可编程门阵列)技术实现了改进的BP网络自整定PID控制器的设计。首先,采用MATLAB设计控制器,针对特定被控对象模型,在闭环控制系统中通过改进的BP网络算法训练神经网络,获得比较理想的系统输出;依据训练好的网络权值,在FPGA集成开发环境下,基于VHDL(甚高速集成电路硬件描述语言)设计BP网络自整定PID控制器,完成时序仿真测试,并在一种具体的FPGA器件上实现。实验表明,其设计过程合理,实现结果正确,适合于采用复杂智能控制策略并要求实时性、快速性的单片或小型控制系统。     

基于FPGA的模糊自整定PID控制器的研究

提出了一种基于VHDL描述、FPGA实现的模糊自整定PID控制器设计方法。首先，借助Matlab系统仿真工具，优化得出模糊自整定PID参数的模糊推理规则和控制器算法结构。然后，进行控制器的VHDL分层设汁，作为单一控制器芯片，重点编程实现和时序仿真：模糊逻辑推理、模糊自整定PID算法、数据缓存和I／O接口控制。最后，在一个具体的FPGA芯片上实现该控制器，并在此基础上进行系统实验。实验结果表明：FPGA作为单一控制器实现模糊自整定PID控制编程规范、时序验证方便、系统修改灵活，且基本无须改动硬件，是实现单片或小系统智能控制策略的一种新的有效途径。