视频处理器软硬件协同设计

为了提高视频图像处理速度与硬件资源利用,针对一种基于精简指令集处理器与数字信号处理器（RISC/DSP）混合体系结构的媒体处理器：浙大数芯（MD32）,给出了一种软硬件协同设计策略.所给策略结合视频处理核心算法,研究分析MPEG视频编码标准的处理过程,进行了视频处理指令扩展设计,提高了数据的并行处理能力,利用了指令内并行执行特性.为有效实现扩展指令,处理器执行级采用了可扩展流水级技术.实验结果表明,指令扩展硬件成本仅占MD32的2.7%,逆离散余弦变换实现性能比MMX/SSE指令集实现的性能分别提高31%和23%,运动补偿性能比MMX指令集实现的性能提高了40%.     

RISC-DSP处理器中指令数据相关性的提前判断方法

RISC-DSP处理器中执行周期数动态可变的指令对数据相关检测造成了困难。该文通过分布式相关检测模型将检测操作转换为依赖关系集合的计算,推测不同流水线状态下后一周期中的依赖关系集合,并根据当前指令相关性和功能单元发出的信号确定当前流水线状态,从而提前判断出下一周期中的指令相关性。按照其集合操作的特点进行逻辑优化,并以所研制的RISC-DSP处理器MediaDSP64原型机为例进行电路实现。综合结果表明,在对整体电路资源和功耗影响较小的前提下,从原先流水线关键路径中隐藏了相关检测电路,其延时下降了约30%。     

基于提前写回策略的数据转发优化方法

针对深度流水线和复杂指令集结构,给出一种基于操作数访问时序的数据转发模型,使用5个参数描述指令执行过程,并以一种RISC/DSP结构MediaDSP64原型机为例进行分析.在分布式转发电路的基础上,提出一种基于提前写回策略的转发优化方法.该策略在不影响指令执行效率的前提下,通过将DSP指令中辅助寄存器的结果提前写回寄存器文件减少了转发源的数量.针对该方法造成的指令乱序执行情况,设计一种影子寄存器结构,保证了精确异常处理的实现.实验结果表明,转发电路的硬件资源占用减少了43.8%,关键路径延时下降了19.8%.     

基于RISC-DSP微处理器的反离散余弦变换算法

为了提高视频图像处理速度与处理器资源的利用，提出了一种基于精简指令集计算机与数字信号处理器（RISC-DSP）联合架构微处理器的反离散余弦变换（IDCT）的优化算法.基于RISC-DSP核微处理器的指令集体系结构特点，研究分析了视频图像处理中8×8的IDCT算法，将其分解为两级矩阵乘法运算的结构，并利用RISC-DSP核微处理器的多媒体指令分两步实现.实验结果表明，在RISC-DSP核微处理器上，进行一次8×8的IDCT运算仅需执行530条指令，占用存储空间1 424字节.该优化算法实时性好，占用处理器资源少，具有较强的实用性.