面向实时流处理的多核多线程处理器访存队列

针对多核多线程处理器中乱序访存影响计算实时性的问题,在对典型访存队列进行研究的基础上提出了一种新的访存队列构建模型及其硬件结构.该模型采用窗口优化算法控制最差情况下的访存延迟,保证访存的实时性,同时又利用优化的乱序调度策略减少访存延迟.实验证明,该访存队列可控制最大访存延迟,与顺序访存相比,存储器具备更高的带宽,与传统的乱序访存相比较,可以充分满足计算的实时性需求,而存储器有效带宽基本不受影响,解决了多核多线程处理器承担实时流计算的基础难题.     

面向混杂流计算的适应性存储器体系结构

可将科学计算中大量算法的计算形式视为由流计算和相当比例的通用计算混合而成。针对低并行度计算以及不易流化(Streamlization)的数据结构对流计算整体性能具有较大影响,提出了一种软、硬件可控的适应性片上存储结构DAMS Cache。该结构能够同时适应混杂流计算中流数据以及标量数据的存储需求;采用了适应性动态存储资源分配策略和适应性动态地址映射策略解决地址映射冲突问题;通过全硬件支持非规则流、条件流的存储与访问,混合数据替换策略能够充分挖掘数据的生产者-消费者局部性及时间、空间局部性。验证评估实验表明,相对Cache以及SPM(Scratchpad Memory),DAMS Cache算法的适应性较好,面向混杂流计算的性能较优。     

一种高精度、高指令密集度开放式异常处理方法

根据IEEE754／854标准,微处理器浮点单元的异常类型繁多,产生异常的原因和处理方式也比较复杂。因此浮点单元的设计中经常面临异常难以捕获的问题。本文提出一种高精度、高指令密集度开放式异常处理方法,保证了异常检测的完备性,减少了面积和功耗,加快了指令执行速度。     

一种改进的Turbo码译码算法

针对已有Turbo码译码算法延迟长,存储空间需求大的问题,在对算法的计算单元、存储操作进行优化的基础上提出了一种新的状态度量归一化处理方法及基于分块的滑动窗算法,并构建了算法的寄存器传输级模型.该算法将分块并行技术和滑动窗算法有机的结合在一起,能够有效降低运算中的时延及存储资源需求.仿真结果表明,该算法在保证性能的前提下,具有较好的可实现性.     

高性能HPOR CORDIC算法及实现

CORDIC算法在通信和图像处理等各个领域有着广泛的应用,但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用,本文提出了一种修正浮点CORDIC算法：高精度顺序迭代HPORCORDIC。该算法以接近定点的运算代价完成浮点运算迭代,运算速度和硬件实现规模与定点CORDIC相当,运算精度与浮点CORDIC相当,克服了定点CORDIC运算精度差,浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计,也可用于高性能DSP的设计。