FPGA应用技术及在电力系统中的应用前景

简单介绍了FPGA器件的发展及基本结构、设计方法 ,并以PWM电路的FPGA实现为例 ,说明了FPGA在电力系统中的应用     

基于形状匹配的片状元件贴片角度纠偏算法

针对上位机模板匹配中精度和速度之间的矛盾,结合FPGA高速并行运算的优势,提出了一种基于FPGA的形状匹配快速纠偏算法。主要在FPGA上利用形状匹配及最小二乘法计算片状元器件角度偏差,并且使用单指令数据流算法实现加速。实验表明,与传统上位机模板匹配算法相比,该文法进一步提高了纠偏精确度,且在纠偏精度保证的情况下,大大减少纠偏时间。     

基于FPGA的多路并行码流分配电路设计

本文介绍了一种基于FPGA的多路并行码流分配电路的设计，采用VHDL语言来实现该电路，多路并行码流分配是对源源不断的图像码流以帧为单位分多路进行处理；采用FPGA外挂RAM的方式，为输入输出的码流提供缓存的空间，各RAM之间又采用乒乓操作的技巧，对庞大的码流数据进行分配，提高了编码速率。     

基于FPGA的多通道数据采集系统的设计

本文针对煤矿中需要采集的数据类型较多、数据量大的问题,设计了一种基于FPGA的多通道数据采集系统。系统可实现多通道数据实时采集与处理,相对于传统系统采集通道少、数据传输缓慢、电路繁杂的缺点,设计具有采样精度高、数据传输速度快等优点。     

基于FPGA的停车场收费管理系统的设计

针对现在停车场管理的困难性,有很多不完善的地方,提出了一种基于FPGA的停车场的管理收费系统。采用此停车场自动控制系统可以显著地提高效益,管理者在管理中心即可方便地实现对场地的全面自动化管理。系统通过软件设计、仿真和硬件下载演示,成果模拟出了停车场自管理收费系统的功能,验证了此设计的合理性和可行性。     

Low-Power Design of Ethernet Data Transmission

For the reliability and power consumption issues of Ethernet data transmission based on the field programmable gate array （FPGA）, a low-power consumption design method is proposed, which is suitable for FPGA implementation. To reduce the dynamic power consumption of integrated circuit （IC） design, the proposed method adopts the dynamic control of the clock frequency. For most of the time, when the port is in the idle state or lower-rate state, users can reduce or even turn off the reading clock frequency and reduce the clock flip frequency in order to reduce the dynamic power consumption. When the receiving rate is high, the reading clock frequency will be improved timely to ensure that no data will lost. Simulated and verified by Modelsim, the proposed method can dynamically control the clock frequency, including the dynamic switching of high-speed and low-speed clock flip rates, or stop of the clock flip.     

连续波雷达强脉冲干扰剔除的算法

本文分析了强干扰对连续波雷达的影响,提出了强干扰剔除的算法,从而消除了强干扰对连续波雷达目标检测的影响,改善了雷达的检测性能。并通过仿真验证了强干扰剔除算法的性能,在FPGA中实现了该算法。     

1553B接口的曼彻斯特码解码器设计

介绍了采用VHDL语言在ISE9．2软件中实现1553B接口的曼彻斯特解码器的设计，使用ISE9．2I软件对设计进行综合、优化，并在ModelSimSE6．1软件中进行时序仿真。最终在XILINX公司的FPGA芯片XA3S400上进行了验证，结果表明，此设计是可行性的。     

基于ADF4351和FPGA的合成频率源的设计

以数字锁相环ADF4351和Xilinx公司的Spartan-6系FPGA为主要元件设计了一个合成频率源。重点讨论了ADF4351的工作原理、两者之间的SPI通信过程、电路板的设计过程,并给出了关键的控制代码和性能测试结果。该频率源具有结构简单、成本低廉、代码占用资源少、易于维护和升级等特点,在100~700 MHz的宽频范围内可输出SFDR为40 d B左右的稳定波形。     

基于FPGA的电子密码锁设计

设计并实现了一种基于FPGA的电子密码锁,具有解锁、报警、修改密码、死锁等功能。利用FPGA器件本身具有的并行性和其逻辑电路的本质,实现了高效、可靠的密码锁设计;采用基础电路加模式控制的设计方法,得到了简单稳定且低冗余的电路结构,节省了逻辑资源;提出了一种冗余编码结合掩码加密的硬件加密方法,使得开锁密码在对外部密码存储器读写的过程中难以被泄露,提高了密码锁的安全性。结果表明,设计的电子密码锁具有稳定高效、简单可靠、安全性高等优点。