排序方式: 共有949条查询结果,搜索用时 15 毫秒
71.
72.
提出一种对随机构造LDPC码校验矩阵算法的改进,该方法基于LDPC校验矩阵与双向图的对应关系。与改进前的算法相比,改进后的算法可确保随机构造的校验矩阵中不会出现长度为4的短环,增大了信息节点之间的独立性,保证了构造的码子的性能。 相似文献
73.
针对CCSDS 131.1-O-2中给出的一类适用于深空通信的准循环LDPC删余码进行研究,分析了两种常见的编码算法的复杂度,改进了"贪婪算法",并提出了一种新的矩阵压缩方法,该方法较大地降低了编码复杂度,并且适用于所有LDPC码。最后,基于TMS320C6416 DSP平台,在两种编码算法下实现了LDPC码的高速编码,最高编码速率可达100 Mbit/s。 相似文献
74.
75.
76.
77.
78.
针对部分并行结构的准循环低密度校验(QC-LDPC)码译码器,提出了一种将译码准码字存储在信道信息和外信息存储块中的高效存储方法,该方法不需要额外的存储块来存储译码准码字,能够减少译码器实验所需的存储资源数量,并且有效降低了译码电路的布线复杂度.在Xilinx XC2V6000-5ff1152 FPGA上的实验结果表明,提出的QC-LDPC码译码器设计方法能够在降低系统的BRAM资源需求量的同时有效地提高系统的运行频率和译码吞吐量. 相似文献
79.
80.