基于电流环路控制方法的快速响应LDO

LDO电路的瞬态响应能力是评价LDO性能的一个重要指标。本文借鉴电荷泵式锁相环的环路控制方法,提出了一种基于电流控制环路的LDO结构,将典型LDO电路中的电压比较改为电流比较,利用跨导放大器和环路滤波器产生功率管的控制栅压,使得环路具有优化的阻尼因子ζ和固有频率ωn,有效提高了LDO环路的瞬态响应能力,并且输出电压可以低至1V以下,且不受基准电压的限制。基于0.13μm CMOS工艺的实现结果表明,在使用1μF去耦电容,LDO输出1.0V的情况下,负载100μA→100mA瞬态变化时,输出超调5.11mV,稳定输出的压降4.25mV,稳定时间8.2μs,而负载100mA→100μA时,输出超调6.21mV,稳定输出的压降4.25mV,稳定时间23.3μs。结果表明,该电路各项性能指标均有明显的提高,FOM指数达到0.0097。     

ASIC硬件仿真技术

本文阐述了硬件仿真原理和方法，以一个ＡＳＩＣ设计为例，重点描述了硬件仿真应用过程中的几项技术，分析了实际应用效果。     

Mg-Zn-Zr合金高应变速率多向锻造组织演变及力学性能

对Mg-Zn-Zr合金进行高应变速率多向锻造变形,研究了其组织演变和力学性能。结果表明,高应变速率多向锻造工艺能强烈细化合金的晶粒组织,形成由蜂窝状粗大再结晶组织和岛状细小再结晶组织构成的新颖组织,初始晶界附近和初始晶粒内部的再结晶机制分别是旋转动态再结晶和孪生诱发动态再结晶。由于高应变速率多向锻造工艺具有强烈的晶粒细化能力并能有效避免强烈的基面织构,可大幅提高合金的综合力学性能。累积应变∑Δε=2.64时,ZK21和ZK60抗拉强度、屈服强度和延伸率分别为341.6 MPa、270.7 MPa、25.1%和330.2 MPa、232.3 MPa、24.8%。     

ZK60镁合金高应变速率压缩变形的流变行为及显徽组织

在250-400℃的温度范围和0.1-50 s^-1的应变速率范围内对ZK60合金进行压缩变形,对其流变行为和显微组织进行研究。结果表明,在低应变速率（0.1-1 s^-1）下压缩变形时,再结晶主要发生在初始晶界上;在高应变速率（10-50 s^-1）下压缩变形时,再结晶同时在初始晶界和孪晶上发生。合金在应变速率10-50 s^-1和温度250-350℃的变形条件下获得均匀、细小的再结晶组织。因此,合金的最佳热加工工艺范围为应变速率10-50 s^-1、变形温度250-350℃。高应变速率压缩变形条件下的孪生诱发动态再结晶过程分三步,首先,高位错密度孪晶分割初始晶粒;然后,孪晶内的位错发生重排形成亚晶;最后,随着应变的增加而形成再结晶晶粒。     

LM200逻辑模拟系统

<正> 一、前言 LM200逻辑功能模拟系统是在美国AR1ZONA大学研制的HPSIM3模拟器基础上,经改进和开发而建立的。HPSIM3模拟器是以AHPL语言为描述工具的寄存器传输级模拟器。文献〈1〉、〈2〉、〈3〉对AHPL语言和HPSIM3摸拟器作了详细介绍,本文不再赘述。 HPSIM3模拟器的主要功能有以下几个方面:①能通过检查寄存器间数据传输逻辑关系来验证指令操作表的正确性。②可以进行微程序摸拟。③能够对复杂的同步时序网络的逻辑功能进行模拟。尤其是便于同时完成多模块系统的并行模拟。LM200系统完全保留了HPSIM3模拟器的这些功能。仅对少量程序错误做了修改。     

锁相环电路中压控振荡器的SET响应研究

空间辐射环境中的锁相环在SET作用下,将产生频率或相位偏差,甚至导致振荡中止,造成通信或功能中断。压控振荡器是锁相环中的关键电路,也是对SET最为敏感的部件之一。本文基于工艺校准的器件模型,采用TCAD混合模拟的方法,针对180nm体硅CMOS工艺下高频锁相环中的压控振荡器,研究了偏置条件、入射粒子的能量以及温度对压控振荡器SET响应的影响,通过分析失效机理,以指导抗辐照压控振荡器的设计。研究结果表明,当器件工作在截止区时,入射粒子引起压控振荡器输出时钟的最大相位差最小;压控振荡器的输出时钟错误脉冲数随着入射粒子LET的增加而线性增加;随着器件工作温度的升高,轰击粒子引起压控振荡器输出时钟的最大相位差也是增大的。     

硬件仿真与软件模拟

描述了软件模拟和硬件仿真在ASIC设计中的几项应用技术 ,并对它们进行了比较。     

锡对ZA62合金显微组织及力学性能的影响

采用金相显微镜、X射线衍射仪等分析测试手段，研究了锡对ZA62合金显微组织及力学性能的影响。试验结果表明：在ZA62合金中添加少量锡能够析出弥散的Mg2Sn强化相，有效地提高ZA62合金的室温、高温强度；加入过量的锡时，Mg2Sn颗粒明显粗化，反而导致合金的强度和塑性下降。     

Y-TZP/玻璃复相牙科全瓷材料的烧结与性能

在Y－TZP中加入五种不同比例的玻璃相，干压成型后在三种温度下烧结，观察材料的体积密谋、抗弯强度及微观形貌。结果表明，玻璃相含量为5wt%的复相材料1400℃烧结，抗弯强度高，微观形态分布均匀；玻璃相对材料烧结温度和性能有明显影响，既要有效低烧结温度，又具有优良的力学性能，才是最佳之选择。     

扫描电压对硬件木马检测影响分析

硬件木马是一种微小而隐蔽的恶意电路,它隐藏在目标芯片中,在一定条件下实施对目标芯片输入输出节点状态或功能的恶意修改。随着集成电路设计生产全球化的不断加剧,芯片设计与生产环节的分离增加了芯片被植入硬件木马的可能性,给芯片的安全性与可靠性带来了极大的威胁。因此,如何检测被测芯片是否含有硬件木马,确保集成电路芯片安全变得日益重要。文章基于40nm 工艺库下,对高级加密标准 AES 算法的网表中设计植入相对于无木马AES 电路大小为2.7%的信息窃取型硬件木马,并与无木马 AES 电路作为 Golden 参考模型进行对比,通过分析 PVT（工艺、电压、温度）参数中不同工作电压对电路旁路功耗信息影响的规律,发现由工作电压抖动而引起的功耗噪声可以淹没由硬件木马的植入而引入功耗信息,进而降低硬件木马检测效率,在此基础上文章提出一种基于随机扫描电压叠加的硬件木马旁路功耗信息的显化方法,规避了在常规硬件木马检测时电压波动对硬件木马的检测影响,实现对硬件木马的检测。