改进的多路基-24 FFT处理器设计

给出一种改进的基-24频域抽取FFT算法,基于该算法和SDF结构,提出改进的多路基-24 FFT处理器结构,通过复用常复系数乘法器,减少硬件消耗并维持吞吐率不变。基于改进结构设计2路256点FFT处理器,在SMIC 0.13 μm工艺下综合、布局和布线后的版图核心面积为1.12 mm2,最高工作频率为100 MHz。     

片上系统USB2.0主机控制器软件驱动的研究与实现

复杂的数字系统中需要一个高速的外部接口,因此SoC系统中集成USB主机控制器必然会成为一种新的趋势,而软件驱动是其重要的组成部分.通过基于SRISC-I处理器的增强型USB主机控制器的研究,采用软硬件协同设计的方法,设计和实现了一种分层结构的USB主机控制器软件驱动程序.采用了基于EHCI协议的软硬件接口,支持控制、批量、中断、同步4种传输模式.传输描述符数据结构的灵活性极大地降低了硬件软件复杂性,也使得传输时可以最大程度的减小内存的平均访问次数.同时,由于采用动态内存管理技术,充分地提高了专用内存的利用效率.为了提高验证的效率和保证系统的可靠性,采用了一种基于事件驱动的软硬件协同验证结构,并在流片后进行了验证,成功的实现了对大容量存储设备的访存.     

一种新型片上网络互连结构的仿真和实现

综合性能、硬件实现等方面考虑,提出一种基于片上网络的互连拓扑结构-层次化路由结构MLR(Multi-Layer Router).该结构通过层次化设计减小网络直径,具有良好的对称性和扩展性.网络建模仿真和硬件实现结果显示,在不同网络负载和不同IP核节点数的情况下,MLR与传统结构相比,在处理网络通信时,对于网络丢包率、通信延迟和网络吞吐量等网络性能参数均有最多50%-70%的提升;同时通过共享路由的方式,减少了超过20%的芯片面积和40%以上的动态功耗,有效降低了互连结构的硬件开销     

Trip Oriented Search on Activity Tra jectory

Driven by the flourish of location-based services, trajectory search has received significant attentions in recent years. Different from existing studies that focus on searching trajectories with spati...     

参数可选的高速椭圆曲线密码专用芯片的VLSI实现

研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案；提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0．6mm单元库，芯片面积约为36mm2。综合后仿真结果表明：设计芯片能够有效地完成数字签名与身份验证完整流程，在20MHz下平均每次签名时间为62．67ms,高于目前报道的其它同类芯片。     

数据隐私保护的社会化推荐协议

基于邻域的社会化推荐需要同时依赖用户的历史行为数据和完善的社交网络拓扑图,但通常这些数据分别属于不同平台,如推荐系统服务提供商和社交网络服务提供商。出于维护自身数据价值及保护用户隐私的考虑,他们并不愿意将数据信息提供给其他方。针对这一现象,提出了2种数据隐私保护的社会化推荐协议,可以在保护推荐系统服务提供商和社交网络服务提供商的数据隐私的同时,为用户提供精准的推荐服务。其中,基于不经意传输的社会化推荐,计算代价较小,适用于对推荐效率要求较高的应用;基于同态加密的社会化推荐,安全程度更高,适用于对数据隐私要求较高的应用。在4组真实数据集上的实验表明,提出的2种方案切实可行,用户可以根据自身需求选择合适的方案。     

一种流水线型高速过采样Σ—Δ调制器

提出了一种采用流水线采样输入的开关电容型Σ－Δ调制器的实现方法，该方法充分利用了时钟的每一时刻。用此方法设计的Σ－Δ调制器采样速率可提高３０％。实验表明，这种方法是完全可取的。     

基于权重的超大规模集成电路布图规划算法

针对超大规模集成电路布图规划问题各个模块的面积以及长边长度的不同,提出权重的概念,并根据各个模块权重的不同;在优化过程中以不同概率选择相应的模块,克服了原有算法以相同的概率选择各个模块的缺点,达到了更好的布图规划效果.     

应用于JPEG2000的高性能离散小波变换VLSI结构

提出将JPEG2000小波变换单元的熵编码单元作为整体进行设计，在两个单元间建立基于流水线的处理方式，充分考虑了JPEG2000中两个单元间处理的一致性和资源共享性，提高了系统的处理速度．文中的结构具有灵活的可配置性，可以根据需要选择不同的小波滤波器，能够选择小波分解的次数，选择小波变换过程中数据延拓方式等．对硬件实现时的有限精度效应进行分析，确定了整个处理单元数据通路的数据宽度．最后，采用SMIC的0．18肿工艺验证了文中的结构，整个结构约为6600等效门，最高处理速度约为300MHz；同时，文中结构还在Xilinx的XC2V2000FPGA上进行了具体实现．与相关的结构进行性能比较结果表明，文中结构在设计复杂度、最高处理速度等方面都明显优于同类的设计结构．     

一种格缩减辅助MIMO检测的组合量化误差校正方法

格缩减技术(LR)可以用于提升多入多出系统(MIMO)线性和非线性检测的性能.采用该方法后会引起检测信号星座图空间的畸变,导致变化后信号取值的非均匀分布和量化错误的易扩散性,会阻碍检测性能的提高.为了进一步提升检测性能,提出奇偶量化的组合量化误差校正方法.仿真结果显示,加入该方法的格缩减辅助检测的性能得到了明显的提升,而且可以很好的逼近最大似然检测(ML)的性能.和目前已知的其它同类量化误差校正方法相比,在实现相同的检测性能提升时,本文提出的组合量化误差校正方法增加的候选矢量减少了一半,即增加的运算复杂度最低.