H.264 CABAC加速器的设计

H.264主要档次采用的CABAC熵编码技术在提高视频压缩比率的同时,严重增加了编/解码的计算复杂度,嵌入式系统由于其低成本低功耗的要求,需要专用硬件加速器来进行CABAC编/解码。设计了一个高性能H.264 CABAC硬件加速器,该加速器可配置为编码或解码模式,高效地实现CABAC编/解码操作。通过性能评估实验,在220 MHz时钟频率下,该加速器能够实现平均147 Mbps(1.5 cycle/bit)的编码速度和220 Mbps(1 cycle/bit)的解码速度。与软件实现相比,加速器获得50倍以上的性能提升。     

应用于并行直流转换电源的均流控制芯片设计

为实现并行直流转换电源系统中转换器电流的均衡分布,降低转换器承受的电、热应力,提高系统可靠性,给出一种采用自动主从控制策略的均流方案,并给出了方案实现的关键部件--均流控制芯片的设计.设计中采用电流反馈环路对输出电压进行调整,降低了PCB板级寄生效应对调整信号的影响;并提出一种启动控制电路用以改善系统的启动时序,加速了启动阶段的电流均衡过程.芯片采用1.5μm BCD(Bipolar-CMOS-DMOS)工艺设计实现,面积为3.6mm2.应用该芯片构成了一个由两个直流转换器组成,具有12V/3A输出能力的并行电源系统.测试结果表明,该并行电源系统满负载时均流误差小于1%.     

宽输入共模电压范围电流检测放大器的研究与设计

针对高端电流检测放大器输入级对宽输入共模电压范围的要求,对宽输入共模电压范围放大器的输入结构开展了研究,提出了一种宽共模输入范围的输入级结构,特点是具有低输入偏置电流,并能兼顾高低共模电平工作的需要.给出了整个电流检测放大器的电路设计.该放大器在1.5μm BCD工艺下设计实现.芯片的测试结果表明,当采用5V单电源供电时,电路的输入共模范围可达0~30V,最大总误差不超过1.67%.     

异步可重构结构设计

介绍一种异步可重构结构，研究了异步可重构单元的设计。通过提前产生求值完成信号，使用DSDCVS逻辑实现可重构单元的运算电路，改进了异步可重构单元的控制电路。用三输入的C元件实现异步可重构单元的控制电路。仿真结果表明，异步可重构结构具有低功耗、高性能的优点，适合作为IP集成到系统芯片上，组成低功耗、高性能的可重构计算平台。     

粗粒度可重构结构的性能估计方法

在设计初期,估计粗粒度可重构结构的性能,对粗粒度可重构结构设计具有指导意义.在考虑局部数据存储器结构以及局部数据存储器与可重构阵列的接口结构的情况下,建立了粗粒度可重构结构的参数模型,使用改进的螺旋形绑定策略将应用算法DFG(Data Flow Graph)中的算子绑定到可重构阵列的处理单元上,提出了一种粗粒度可重构结构的性能估计方法.应用实例表明,在设计初期,该方法能得到周期精确的估计结果,有效地指导粗粒度可重构结构的设计.     

基于等价性形式验证的逻辑综合引擎设计研究

本文描述了一个基于等价性验证的逻辑综合引擎，它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性，所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率，本文还提出并实现了一系列保持电路相似性的方法。最后，本文以SYNOPSYS的等价性验证工具FORMALITY作为比较，试验结果表明本系统是有效的。     

利用改善的静态隐含策略加速等价性验证

随着近年来高效SAT(Satisfiability)求解算法提出，SAT已成为集成电路形式验证方法中重要引擎之一。但在运用SAT验证时需将电路结构转化为成OR-AND两级逻辑描述，丢失了电路的拓扑信息。本文利用改善的静态隐含策略来提取有用子句作为预处理，来加快验证过程。本文算法在原有静态隐含技术的基础上，引入了关联节点隐含及隐含过程加速策略。给出的ISCAS85电路的实验结果表明算法的有效性。     

基于核的信息安全处理芯片可测性设计

从可测性设计角度讨论了信息安全处理芯片的芯片级测试控制器的设计以及相应核的可测性设计.综合结果显示,所设计的芯片级测试控制器所占用的面积代价非常小.     

我国半导体产业现状及对新一轮发展的思考

一、我国半导体产业现状 (一)概况 中国的集成电路产业自1997年华虹NEC成立以来,在晶圆尺寸上,从20世纪90年代初的4英寸-5英寸水平基础上,已经大步跨入8英寸,甚至12英寸时代;在经济规模上持续攀升,令全球业界关注和刮目相看.     

基于混沌的高速真随机数发生器的设计与实现

选取分段线性的混沌表达式来设计真随机数发生器,具体分析了表达式中参数对迭代产生的序列的影响,并给出了最佳的参数选择范围.真随机数发生器由模拟电路实现,整个电路由八级结构相同的子电路和一级抗饱和电路构成.每级子电路都由运算电路和采样/保持电路两部分组成,同时,分析了它们的工作过程和仿真结果.介绍了如何在开关电容电路中消除电荷注入对电路的影响.所设计的真随机数发生器芯片采用TSMC的0.25μm,mixed signal的工艺进行流片,芯片面积为2.34mm2,并完成了对芯片的测试工作.