支持AltiVec技术的可分裂式加法器研究与设计

AltiVec技术是PowerPC体系结构处理器采用的多媒体向量处理技术。研究和设计了支持该技术的128位可分裂式加法器。该加法器可分裂实现16个字节、8个半字、4个字的并行加法操作。从时序、面积以及验证的复杂度等方面对三种设计方法进行了分析比较。     

一种FLASH存储器静态负载平衡策略

FLASH存储器是常用的存储器件，它的不挥发特性、灵活轻便、低功耗特性等特点为嵌入式系统、移动计算机提供了良好的条件。然而，FLASH存储器必须先擦除后写入，这对存储系统的设计提出了挑战。更重要的是，它的擦除次数是有限制的。本文分析了FLASH存储器数据存储结构和物理特性，提出了一种触发式数据分类静态负载平衡策略，并在此基础上作了基于VHDL语言的仿真，收到了较好的效果。     

32位多线程包处理微引擎的设计

硬件多线程技术是网络处理器中的核心技术，本文介绍了一个专门面向网络协议处理的硬件多线程包处理微引擎NRS05的设计，详细介绍了其流水线的整体结构，提出了一种基于混合多线程的动态调度策略实现了长延时操作的隐藏，保证单线程性能能够满足应用需求的同时保证了各线程在执行核上运行的公平性，并将多线程技术和流水线技术进行了结合，解决了传统处理器中指令间因控制相关导致的流水线停顿问题，最后给出了设计的综合结果及包处理性能．     

同时多线程结构的2级调度策略

微处理器的发展已经迈入多线程时代。在同时多线程(SMT)结构中,多个线程共享一个取指单元和指令队列(IQ),如何提高有效取指带宽和IQ利用率是关键问题。论文详细分析了SMT中导致IQ阻塞的因素,以及它们对IPC的影响。基于线程预构思想,将导致IQ阻塞的多个因素分开考虑,提出将线程调度分成预构取指调度和队列取指调度的2级调度。采用基于置信度的线程调度策略用于线程预构,采用基于阈值门限的调度策略用于队列取指。仿真结果表明,2级调度策略与ICOUNT策略相比,错误路径指令可减少18.22%(取指级)、5.93%(执行级),IQ阻塞的概率减少27%(整数队列),IPC提高9.4%。     

片上系统中断机制的可靠性设计

在嵌入式系统中,中断方式因具有响应速度快、效率高等特点而得到广泛应用。目前对中断控制器的设计方法以及快速转移等研究较多,而对于中断机制的可靠性关注不多。本文尝试对中断机制中的可靠性设计进行了讨论,提出从中断检测、中断转移和中断处理等三个方面来考虑安全性原则和安全性解决方法,并结合一个具体设计,给出了中断机制可靠性设计在实际产品中的实现方法和结果。     

微处理器保护测试单元PTU的研究

设计拥有我国自主版权的微处理器在国防及民用有着重大意义。保护测试单元ＰＴＵ是支持微处理器运行于保护模式的重要部件。中提出了保护测试单元ＰＴＵ设计方法,建立了保护测试单元的数据通路和控制通路,确定了保护测试单元ＰＴＵ结构,给出了ＰＴＵ与控制ＲＯＭ,ＤＢＵＳ和其它单元的相互关系。保护测试单元由多个基本构件ＣＥＬＬ组成,每个构件ＣＥＬＬ可进行一种测试,基于这种测试,可确立微处理器内部微程序的转移。最后     

FCT6芯片的内建自测试方法

ＦＣＴ６芯片是一个集成了Ｉｎｔｅｌ８０３１微处理器及一些外围电路的嵌入式微控制器,它的集成度和复杂度高,又有嵌入式ＲＡＭ部件,而且芯片管脚数相对较少,必须要有一定的可测试性设计来简化测试代码,提高故障覆盖率。简要讨论了ＦＣＴ６芯片的以自测试为核心的可测试性设计框架,着重介绍了内建自测试的设计与实现,即：芯片中控制器ＰＬＡ和内嵌ＲＡＭ结构的内建自测试设计。测试代码开发过程中的仿真结果表明,这些可测试     

龙腾C1微处理器的功能验证

微处理器的功能验证是一项复杂而重要的工作。文章在进行龙腾C1微处理器的功能验证时,针对其指令集的特点,将指令集分为运算类和非运算类两种。根据两种指令各自不同的特点,文章分别提出了使用嵌入汇编语言的C语言参照模型和使用基于真实处理器执行结果的TRACE文件参照模型。在参照模型基础之上,实现了仿真结果的自动检查和基于覆盖率的分析。同时,为了加速仿真验证的速度,使用了FPGA验证平台进行功能验证,可以运行操作系统级的测试程序。