用最优化方法评价复杂岩性储集层

根据多矿物模型和概率与误差理论建立的最优化测井解释数学模型,采用多维搜索的BFGS变尺度法和一维搜索的抛物线插值法相结合的最优化技术,编制了评价复杂岩性储集层的测井解释程序,对胜利油田古潜山井的测井资料作了实际处理。实践证明,采用最优化方法评价复杂岩性储集层不仅有重要的理论意义,而且有重要的实用价值。     

深亚微米工艺下逻辑功效法延时估算的改进

逻辑功效法延时估算是由Sutherland I E提出的，可以在设计初期快速估算逻辑门和逻辑电路的延时，减小逻辑电路设计的难度。但是，随着深亚微米CMOS工艺的普及，短沟道效应开始影响经典逻辑功效法的正确性。为了提高逻辑功效法估算精度，提出一种考虑速度饱和效应的改进方法,该方法主要分两步：首先，考虑反相器PMOS与NMOS宽之比，精确估算反相器的延时，并归一化；然后，基于反相器的延时和速度饱和的影响，估算逻辑门的延时。仿真模型采用了美国亚利桑那州立大学的PTM 32nm、65nm、90nm和130nm的模型，45nm采用了北卡罗来纳州立大学的FreePDK的模型，结合hspice仿真。经实验数据对比，该方法对与非门延时的估算精度提高约10%。     

面向伺服机器人应用的可重构微控制器设计

为简化伺服机器人内部通信结构,增强机器人通信能力,提升处理速度,解决多轴协调控制问题,介绍了一种基于NIOSⅡ处理器和FPGA(Field Programmable Gate Array)的面向伺服机器人内部通信的可重构微控制器的设计方法.采用可编程技术和32位高性能NIOSⅡ处理器并自定义标准外设CAN总线控制器及PWM,在Altera公司的CycloneⅡ系列EP2C20芯片内实现带CAN总线及PWM波输出功能的可重构微控制器.充分利用NIOSⅡ微处理器的高速运算能力和FPGA逻辑功能由硬件电路实现,计算速度快(纳秒级)的能力,大大减少了微控制器外围接口器件,有效降低成本,提高了微控制器的集成度和灵活性.实验表明,控制器性能可靠且能代替传统伺服机器人中常使用的专用微控制器芯片,满足伺服机器人中的通信需求.     

面向伺服机器人内部通信的CAN总线节点设计

为简化伺服机器人内部通信结构,增强机器人通信能力,提升处理速度,解决多轴协调控制问题,本文介绍了一种基于NIOSII处理器和FPGA(Field Programmable Gate Array)的用于伺服机器人内部通信的CAN总线节点的设计方法。采用可编程技术和32位高性能NIOSII处理器,以Verilog HDL硬件描述语言实现CAN总线控制器,在一片FPGA芯片内实现了CAN总线节点设计。充分利用NIOSII微处理器的高速运算能力和FPGA逻辑功能由硬件电路实现,计算速度快(纳秒级)的能力,大大简化实际电路,提高了机器人内部通信的灵活性,增强了通信能力。实验表明,该设计的CAN总线节点性能可靠且能代替传统伺服机器人中常使用的专用微控制器芯片,满足伺服机器人中的通信需求。     

国产微处理器与以太网控制器IP的集成方法

针对如何使用现有IP资源加速国产微处理器产业化的问题,提出一套将OPENCORES组织提供的以太网控制器IP同国产微处理器集成的工程方法,其中包括如何建立微处理器与以太网控制器IP的硬件和软件接口,以及相关的测试程序和环境。给出了硬件结构图及关键路径分析。采用逻辑仿真与物理仿真的方法,证明该集成方法的有效性。     

一种1GHz多端口低功耗寄存器堆设计

超标量处理器中的寄存器堆通常采用多端口结构以支持宽发射,这种结构对寄存器堆的速度、功耗和面积提出了很大的挑战。设计了一个64*64bit多端口寄存器堆,该寄存器堆能够在同一个时钟周期内完成8次读操作和4次写操作,通过对传统单端读写结构的存储单元进行改进,提出了电源门控与位线悬空技术相结合的单端读写结构的存储单元,12个读写端口全部采用传输门以加快访问速度。采用PTM 90nm、65nm、45nm和32nm仿真模型,在Hspice上进行仿真,与传统单端读写结构相比较,所提出的方法能够显著提升寄存器堆的性能,其中写1操作延时降低超过32%,总功耗降低超过45%,而且存储单元的稳定性也得到明显改善。     

基于多核的车牌识别的架构实现

多核技术是现在提高芯片性能的主要方法;区别于传统以PC和DSP为核心的车牌识别系统,以FPGA为核心,利用SOPC技术构建了车牌识别多核处理器;给出了一种基于多核的车牌识别架构,在该多核处理器中,以3个Nios Ⅱ软核为主要处理器核处理车牌定位、字符特征识别提取及识别等处理,同时构建硬件加速器作为协处理器处理图像增强、边缘检测和膨胀、腐蚀等数学形态学处理;在CQ片上路由器基础上,构建了NOC用以实现片上多核通信;另外,为了保证路由器与多处理器核之间的快速、并行通信,加入了数据驱动模块;整个系统在Altera Cyclone IV FPGA上实现了车牌的识别;这种片上系统设计方法具有硬件设计灵活,可扩展性强等优点,能有效地降低系统软硬件设计的难度,缩短开发周期,并提高设计的可靠性.     

基于SPMD的C4.5并行决策树加速分析

决策树分类方法是解决数据挖掘、模式识别中分类任务的有效方法,然而,在大规模的数据集上运行时,其运行效率受到严重影响。文中选取决策树的代表算法C4.5算法为研究对象,利用算法固有的并行性对其进行优化研究。文中利用MATLAB实现串行的C4.5决策树,并对构成该决策树的子函数进行运行时间分析,从而确定信息增益率计算的复杂性为限制算法速度的关键因素。针对此计算瓶颈,结合决策树算法在子节点分割以及最优分裂属性选择等方面的并行性,纵向划分数据,构建了并行的C4.5决策树,并利用MATLAB并行计算池功能以及SPMD设计实现。对并行后决策树运行时间验证结果表明,将C4.5决策树并行化后,并行决策树的构建时间显著缩短,实现了算法的加速。     

软硬件混成模块化SoC集成方法

针对现有SoC软硬件协同设计方法学模块复用率低、软硬件整合困难,提出了有利于设计团队管理和任务划分的软硬件混成模块化集成思想,并结合国产微处理器给出了SoC三阶段集成方法.给出了具体的设计阶段划分及任务,设计团队知识结构和任务调度的基本方法,以及EDA工具链实例.该集成方法已通过逻辑仿真与物理仿真的验证.