鉴相器频率对调频连续波信号线性度影响

研究了一种通过快速改变锁相环分频比产生调频连续波信号的方案,讨论了锁相环中鉴相器频率对信号线性度的影响.使用ADS进行建模仿真,通过对仿真结果的分析,得出结论,在适当小的分频比跳变间隔,可以产生精度高、线性度好的调频信号;鉴相器频率越高,产生的调频信号的调频线性度越好.     

基于电感电容振荡器的电荷泵锁相环的设计

设计并实现了一种采用电感电容振荡器的电荷泵锁相环,分析了锁相环中鉴频/鉴相器(PFD)、电荷泵(CP)、环路滤波器(LP)、电感电容压控振荡器(VCO)的电路结构和设计考虑。锁相环芯片采用0.13μm MS&RF CMOS工艺制造。测试结果表明,锁相环锁定的频率为5.6～6.9 GHz。在6.25 GHz时,参考杂散为-51.57 dBc;1 MHz频偏处相位噪声为-98.35 dBc/Hz;10 MHz频偏处相位噪声为-120.3 dBc/Hz;在1.2 V/3.3 V电源电压下,锁相环的功耗为51.6 mW。芯片总面积为1.334 mm2。     

一种改进型的CMOS电荷泵锁相环电路

设计了一种宽频率范围的CMOS锁相环(PLL)电路,通过提高电荷泵电路的电流镜镜像精度和增加开关噪声抵消电路,有效地改善了传统电路中由于电流失配、电荷共享、时钟馈通等导致的相位偏差问题。另外,设计了一种倍频控制单元,通过编程锁频倍数和压控振荡器延迟单元的跨导,有效扩展了锁相环的锁频范围。该电路基于Dongbu HiTek 0.18μm CMOS工艺设计,仿真结果表明,在1.8 V的工作电压下,电荷泵电路输出电压在0.25~1.5 V变化时,电荷泵的充放电电流一致性保持很好,在100 MHz~2.2 GHz的输出频率内,频率捕获时间小于2μs,稳态相对相位误差小于0.6%。     

鉴相器在短波广播发射机调谐控制中的运用

在短波发射机中使用鉴相器可以达到自动调谐的目的,本文主要介绍了鉴相器的工作原理及电路形式,并重点分析了鉴相器在短波发射机调谐控制中的应用,并结合实例对调谐系统工作中常出现的故障进行分析处理。     

一种新型的单相数字锁相环

本文提出了一种新型的高精度数字锁相环（DPLL）技术,以一个改进的鉴相器（PD）环节代替常用的二阶通用积分器构成的PD环节,为了抑制该方法在同步信号频率上引入的二次谐波干扰,本文分析了引入谐波的原因,提出针对同步信号频率二次谐波的带阻滤波器,并研究了基于FPGA的数字锁相环实现方法。该方法锁相精度高,速度快,结构简单,计算量较小。仿真和实验结果表明该方法是有效可行的。     

基于锁相环1 MHz感应加热电源频率跟踪的研究

针对高频感应加热电源负载参数变化引起固有谐振频率变化,导致逆变器效率降低现象提出并实现了一种以集成高速锁相环74HC4046为核心的应用于采用功率MOSFET为主开关器件的1MHz串联谐振感应加热电源的无相差频率跟踪控制系统,对电源的输出频率进行实时控制,实现逆变器工作频率对负载谐振频率的同步跟踪,并就控制系统的相位补偿和启动等问题进行了分析讨论;其次推出了适用于高频逆变电源的锁相环数学模型并用Pspice进行了仿真分析;最后进行了实验验证。     

25～28 Gbit/s CMOS高灵敏度光接收机电路设计北大核心

基于65 nm CMOS工艺设计了一种25～28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计，以优化接收机的灵敏度；采用判决反馈均衡器，以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的码间干扰，结合SS-LMS自适应算法，实现信号的自适应均衡。无参考时钟数据恢复电路采用鉴频环路拓宽频率捕获范围，同时将半速率鉴相器嵌入均衡器中，以降低功耗和成本。后仿真结果表明，在100 fF光电二极管的寄生电容条件下，接收前端最大增益达到66 dBΩ,25%带宽处的等效输入噪声电流为15.3 pA·Hz-1/2,光接收机灵敏度为-14.5 dBm。当电源电压为1.2 V时，光接收机的整体功耗为181.1 mW。