一种支持PMVFAST运动估计算法的VLSI体系结构

在分析PMVFAST算法的基础上,提出了一种支持该算法的灵活、高效和低功耗的体系结构．该体系结构的核心是一个运动估计引擎,它包含3种支持特定范围内任意延时的可变延时单元,使其支持多种搜索模式,并通过重用计算单元实现了基本的独立SAD计算引擎．另外,通过关闭不用的单元和资源复用,该引擎能够有效地降低功耗．分析结果表明,该体系结构比经典的16PE阵列低功耗全搜索体系结构提高约15倍的性能,可以获得接近全搜索的视频质量．     

一种面向蒙特卡洛程序的128核可扩展体系结构

蒙特卡洛方法是研究粒子输运问题的重要方法，为蒙特卡洛方法设计定制加速体系结构成为粒子输运模拟的研究热点。分析了一种典型的蒙特卡洛方法代理程序Quicksilver的程序特征，并对存储层次和簇规模等影响可扩展性的结构参数进行了探索，提出了一种面向蒙特卡洛程序的128核可扩展体系结构，在128核配置下实现了相比单核90倍的加速比和70.1%的扩展效率。     

TM-CAM：一种高效的容软错误相联存储器

相联存储器是集成电路中对软错误最敏感的部件之一,但是其结构特点决定了不能使用错误保护码等传统容错方法进行保护。提出了一种容软错误的相联存储器结构TM CAM,通过采用三值匹配线机制和仔细设计的三值灵敏放大器,能够检测相联存储器中的任意一位错误,其结构简单高效。基于该结构,还提出了TM CAM的访问算法。实验表明,TM CAM能够以很小的开销有效地缓解相联存储器中的软错误问题。     

一种加速FPGA布线的不可满足子式求解算法

随着VLSI(Very Large Scale Integrated)芯片设计的规模越来越大,功能越来越复杂,在FPGA(Field Pro-grammable Gate Array)上实现或进行原型验证时,往往会出现布线拥塞或无法布通的情况.而不可满足子式能够迅速诊断FPGA无法布通的原因,并且精确定位关键线网.针对如何加速FPGA详细布线过程,提出了一种基于消解否证的启发式局部搜索算法,能够快速从布尔公式中提取不可满足子式.基于典型的FPGA布线测试集,与两种求解最小不可满足子式效率最高的算法进行了比较,结果表明局部搜索算法在运行效率方面显著优于分支限界算法与贪心遗传算法,而局部搜索算法也能得到最小不可满足子式;并且深入分析了不可满足子式在FPGA详细布线中的作用,能够加速芯片的设计与验证过程.     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

一种128位高精度浮点乘加部件的研究与实现

高性能高精度的浮点数值处理一直是科学计算追求的目标。为此,本文研究并实现了一种128位浮点乘加融合计算单元。在乘法模块中,使用分块乘法,复用57位乘法模块,减小了数据宽度。采用三输入前导1预期技术,简化了预编码,缩短了预测电路的延时并减小面积。该模块单元使用Verilog语言实现,用Design Compiler进行逻辑综合,在simc0.13μm工艺下频率达202MHz,关键路径延时为4.93μs,面积约为191000门。     

基于仿真的14Gbps高速通道设计与优化

信号传输速率是衡量高性能计算机系统的一项重要指标,随着现代高性能计算系统中的信号传输速率达到并超过10Gbps,快速提高的信号速率使得高速通道的设计面临严峻挑战。基于信号完整性仿真分析,对一款14Gbps高速通道进行优化设计。通过手动3D建模与真实模型提取的混合建模技术提高仿真速度,采用全通道协同仿真预测高速通道的整体性能和瓶颈,并重点对过孔、介质材料、线宽和线间距等进行仿真实验与优化,成功实现了14Gbps高速信号的稳定传输。     

ARM体系下浮点数Middle-Endian问题的处理

随着嵌入式微处理器芯片性能的日益提高,嵌入式设备也得到了广泛的应用。随着应用的扩展,嵌入式软件开发也呈现出功能多样化、平台多样化、体系结构多样化的特点。