抓住机遇,努力实现我国半导体产业的快速发展

世界第一只半导体晶体管诞生于1947年,1958年研制成功第一块半导体集成电路(IC)则是信息产业进入集成电路时代的开始。近半个世纪以来,以集成电路为代表的半导体产业得到了长足发展,集成电路已经融入了人们生活的方方面面,在各类电子信息产品中,无不闪现着IC的身影。集成电路涉     

一种双端口发射队列及其性能优化

发射队列是超标量处理器的乱序控制部件,也是处理器中的关键部件,对整个处理器的性能起着决定性的作用.提出了一种能够有效提高乱序超标量处理器性能的双端口发射队列结构.该队列能够根据指令之间的相关性,估算指令的发射时机,将指令分配到不同的队列中.对比了2种不同的发射策略对性能的影响,输入端标记执行流水线的策略能够获得较高的IPC性能,最大能提高10.68％.同时对比了采用相同发射策略时,发射队列项数对性能的影响,相比于24项发射队列,32项发射队列能够平均提升2％ 的IPC性能,最大可以提升8.59％.     

Proto-Perf：快速精确的通用处理器原型系统性能评估方法

性能验证及评估是通用处理器设计实现过程中最重要且必须实施的关键步骤之一.高效的通用处理器原型系统性能评估方法不仅可以帮助处理器设计人员在处理器设计阶段尽早地定位性能设计缺陷,而且还可以在设计流片前验证处理器能否达到性能设计预期.然而,对处理器原型系统进行完整的性能测试需要运行较长的时间,这样巨大的时间开销导致设计人员无法及时进行性能设计分析,进而导致处理器原型系统的性能评估成为整个项目的瓶颈.提出了一种快速精确的通用处理器原型系统性能评估方法Proto-Perf.Proto-Perf性能评估方法使用动态程序分析方法和基本块聚合技术抽取测试程序的特征程序片段进行测试,显著地缩短了性能测试时间.实验结果表明,相比于完整运行SPEC CPU2006 REF数据规模测试程序获得的性能数据,使用Proto-Perf测试得到的性能数据的绝对误差平均达到1.53％,其中最高达到7.86％.并且,对于实验中的每个程序,使用Proto-Perf方法进行测试的时间都明显缩短.     

基于BP神经网络模型的昌江流域洪水预报

以鄱阳湖昌江流域为研究对象,选取流域面平均雨量和其上游樟树坑水文站洪水过程为输入,渡峰坑水文站出流量为输出,建立渡峰坑水文站洪水预报BP神经网络模型。采用训练好的预报模型预测了渡峰坑水文站2018年与2019年的洪水过程。结果表明,该模型预报精度较好,可作为传统预报方式的有益参照。     

微处理器体系结构级软错误易感性评估

随着集成电路特征尺寸的缩小和集成度的增加,微处理器的软错误问题越来越严重。为了提高微处理器的可靠性,设计者需要在体系结构设计时精确估算各个部件的软错误率,从而对各部件进行相应的容错设计。本文针对微处理器中的软错误问题,研究了体系结构级软错误易感性估算模型,基于该模型对超标量微处理器主要部件的软错误易感性进行定量分析,并讨论了可靠性与性能的折衷设计。实验结果对微处理器软错误的预防和保护具有一定指导意义,也为微处理器主要部件的容错设计提供了参考。     

基于spark框架的能源互联网电力能源大数据清洗模型

对能源大数据清洗可提高能源大数据质量的正确性、完整性、一致性、可靠性。针对能源大数据清洗过程中的提取统一异常检测模式困难、异常数据修正连续性及准确性低下等问题,提出了一种基于Spark框架的能源能源大数据清洗模型。首先基于改进CURE聚类算法获取正常簇;其次,实现了正常簇的边界样本获取方法,并设计了基于边界样本的异常识别算法;最后通过指数加权移动平均数实现了异常数据修正。通过对某风电场风力发电监测数据进行了数据清洗实验分析,验证了清洗模型的高效性、准确性。     

电网运行中低压电器设备故障原因分析及对策

在电网的运行中,低压电器设备对于保障电网的安全运行起到了重大的作用,目前低压电器的主要为断路器,接触器,继电器三类,在电网运行中,低压设备由于自身的局限,会有各种各样的问题出现,本文主要分析在电网运行中低压电器设备故障原因及对策,并一同探讨新技术在解决设备故障方面的应用。     

基于经验模态分解的年径流组合预测模型

针对年径流量时间序列非线性、非平稳的问题,采用经验模态分解法(EMD)实现对年径流的多时间尺度、多层次分解,获得简单且平稳性较好的分量,分别选择合适模型对各分量不同变化规律进行合理预测分析,再将各分量预测值结合,重构原始序列年径流预测值,进而建立基于EMD的年径流组合预测模型,并应用于桂江流域年径流预测中.结果表明,该模型预测结果稳定可靠、精度较高,具有推广应用价值.     

一种消除无效操作降低ASIC功耗的设计技术

低功耗设计是当前ASIC研究的热点。本文提出了一种简单的功耗估算模型，针对流水线结构设计了一种工作标志控制单相和双相时钟的机制，消除无效操作以降低ASIC的功耗，并讨论了异步流水线设计的有关问题。     

全相联Cache的体系结构级功耗估算与分析

Cache是现代微处理器中消耗能量最多的部件之一。论文研究了全相联cache的组织结构,给出了一种全相联cache的体系结构级功耗估算模型,验证了该模型的有效性,并定量地分析了全相联cache组织结构的功耗特性。