一种单锁存器CMOS静态D触发器的设计

提出了一种只使用单锁存器的ＣＭＯＳ静态Ｄ触发器结构．由于它比普通的主从型Ｄ触发器少一个锁存器,故所需的管子数少,从而节省了面积．该单锁存器型Ｄ触发器还具有对时钟上升时间不敏感的优点     

基于卷积神经网络的熟化鱼肉纤维程度评价方法研究

为了打破熟化鱼肉纤维口感无系统性评价方法的局面,基于卷积神经网络构建熟化鱼肉纤维程度的评价方法。通过对不同纤维程度的熟化鱼肉样品进行微观图片采集,建立数据集。数据集按8 ∶ 2的比例随机分为训练集和测试集。构建的模型在训练集上训练,然后用测试集评估其识别性能。结果表明,在网络深度的选择时,34层的ResNet模型在收敛速度和准确率上均胜出;4种不同深度的ResNet模型在最佳识别准确率上都优于AlexNet、VGG-16和GoogLeNet模型;ResNet-34的准确性、精度、灵敏度、特异性和AUC的平均值分别为96.94%,91.26%,91.00%,98.13%和99.19%,表明基于ResNet-34模型搭建的评价方法能够客观、准确地识别熟化鱼肉纤维程度。     

微滤、超滤和纳滤联用对多糖进行分子量分级

多糖的生物活性与其分子量有着直接关系,而膜分离技术正是利用其不同的孔径截留不同分子量物质的新型分离技术。通过高效凝胶渗透色谱(HPGPC)表征微滤(MF)、超滤(UF)和纳滤(NF)联用方法对姬松茸、枸杞、茶树菇和灰树花多糖的分子量分级效果。实验证明所采用的膜分离方法与多糖原液的分子量分布有密切关系,分子量分布较宽的姬松茸、枸杞和茶树菇多糖可以利用联用法进行分子量分级,并使多糖的分子量分布变窄;分布相对较窄的灰树花多糖只在纳滤分离过程中有明显的分级作用,而微滤和超滤对其分级效果不明显。     

电网事故处理辅助决策系统在区域电网的应用

电网事故处理辅助决策系统提供了主变故障、母线故障、线路故障、35kV及以下母线电压异常等的处理决策参考,有利于提高电网事故处理效率,减小事故对电网的影响。介绍了系统软件设计框架、系统模块以及系统设计理念。实践证明,合理使用该系统可减轻调度员日常工作强度,提高调度安全运行管理水平。     

利用膜法分离姬松茸多糖的研究

利用L9(34)正交设计表研究了料液温度、操作压力和料液浓度等因素在膜法分离姬松茸多糖中的影响,并利用微滤、不同截留分子量的超滤组件和纳滤组件将姬松茸多糖进行分级分离,将获取的截流液冷冻干燥后用高效凝胶渗透色谱仪(HPGPC)对其分子量分布进行测定。实验表明利用膜组件对姬松茸多糖的分级分离是有效的,可使其分子量分布变窄。     

节约集约用地的几点思考

枣庄市地处山东省南部，是典型的低山丘陵区，土地资源非常稀缺。近年来，在国家宏观调控政策趋紧的形势下，随着经济的快速发展，土地资源要素制约问题日益凸现。如何寻求实现保护资源、保障发展的平衡点，如何破解土地瓶颈问题，在此情况下，推行节约集约用地有着特殊重要意义。下面，笔者谈一点初浅的看法，权以抛砖引玉。     

算术逻辑单元的优化设计

文章提出一种新颖的、两级流水线的ALU设计方案。在对传统与或结构ALU分析的基础上．利用等价转换数学原理将原来的指令进行形式上的变化，使用全加器作为第二级运算单元，充分地简化第一级运算单元中的函数发生器，以达到减少控制端的数目、控制译码电路的规模、降低面积和功耗的目的。     

聚氯乙烯膜分离材料改性研究进展

从聚合物溶液共混、共聚和表面改性 3方面介绍了聚氯乙烯膜材料改性研究的进展 .并对影响膜结构与性能的因素和几种改性方法进行了对比分析 .     

孔隙流体分布对部分饱和储层砂岩速度实验结果的影响及理论分析

在实验室高频条件下，对储层砂岩样品采用常规吸入饱和法得到的纵波速度与饱和度的相关性表现出复杂的变化趋势，在压力较低时纵波速度随饱和度的增加表现出非线性增大，而压力较高时纵波速度先减小后增加，实验结果与地震勘探中用有效流体模型得到的理沦值不同。对基于有效流体模型和斑块模型的弹性波速度与饱和度的相关性理论进行了讨论，指出不均匀斑块饱和方式对速度的影响是频率相关的，它包含了多个孔隙的一种更大尺度上的频散作用。对低压力下的部分饱和储层砂岩样品的速度实验值进行了Blot流和喷射流频散作用校正，实验所得的纵波速度值落在了有效流体模型的下限速度值斑块模型和上限速度值所围成的区域内。     

一种适用于JPEG2000的高速MQ编码器的VLSI实现

MQ编码器对于无损的数据压缩是一种非常有效的方法 ,它已被 JPEG2 0 0 0标准所采用。但该编码算法复杂度高 ,执行速度慢。文中提出了一种基于动态流水的高性能 MQ编码器的 VLSI结构。为了获得高速处理能力 ,首先分析了 JPEG2 0 0 0标准中 MQ编码算法的软件流程 ,并对其进行了相应的修改以适应硬件实现 ,然后采用了“动态流水”技术 ,可以根据变化的运算量来实时地安排流水操作。本 MQ编码器结构经 Xilinx FPGA实现 ,处理速度可达约 0 .6 2 5bit/ cycle( 32 .83Mbit/ sec)