基于神经元网络的自适应噪声抵消系统研究与实现

自适应噪声抵消技术是自适应滤波器最普遍的应用之一,它是一种在未知信号和噪声的先验知识条件下,能够很好地消除背景噪声影响的信号处理技术,具有很高的应用价值;但是,在很多情况下,噪声环境非常复杂,往往是非线性的,而目前所使用的自适应滤波器均属线性滤波器,滤波后会使原始信号产生失真;由于神经网络具有非线性等优点,可以很好的逼近非线性函数,所以提出了基于神经网络的自适应噪声抵消器;仿真结果表明,该方法可以效地实现噪声的抵消;最后提出应用DSP实现语音信号自适应噪声抵消的具体方案。     

数值密钥分解算法的研究与实现

该文由传统的钥匙分配问题入手,从正交投影的角度论述和分析了密钥空间中的向量A(密钥)在若干不同子空间上正交投影形成密钥分存方案的算法及数量,并且用C语言实现了密钥分存方案的算法,简述了编程实现算法的技术要点。算法不仅实现了密钥分解分存,而且对信息分解和安全分存给出了一条有效途径。     

基于采样序列同步化的电力谐波DFT分析方法

以DFT为基础的电力谐波分析方法在谐波分析仪中得到了广泛的应用,由于电网的复杂性和实际采样频率的误差而产生的频谱泄露问题严重的影响了谐波分析的准确性。提出了基于序列域频率采样速率变换的方法以适应实际中信号参数的变化,有效的解决了此问题。该方法通过过零触发启动给定点数的采样,在序列域通过测量实际输入周期来确定采样速率变化因子并进行速率变换,实现了采样的同步,有效的克服频谱泄露问题。最后,通过仿真和实际数据处理验证了该法的有效性。     

基于FPGA的电力系统谐波分析仪

设计了基于FPGA的电力系统谐波分析仪,利用Quartus Ⅱ78.1软件的SOPC builder模块搭建了Nios软核处理器,搭建了系统的电网信号检测、数据处理、显示等硬件部分,以周期图法功率谱估计为基础,用C语言编程实现了按时间抽选的FFT算法,系统能够较为准确地测出电力系统50次以内的谐波电压/电流含有率、谐波电压/电流含量、基波/谐波电能、电压/电流总谐波畸变率等指标.通过试验测试表明:系统不仅能够满足实时处理的要求,各测量结果也较为准确.     

基于FPGA的FFT处理器设计与实现

针对所设计数字谐波分析仪中速度和实现成本的瓶颈,提出一种基于FPGA的高速FFT处理器设计方法,并用CycloneII系列FPGAEP2C35F672C6芯片实现了处理器。处理器采用按时间抽取基4算法,使用改进的CORDIC流水线结构设计蝶形运算单元,同时采用双端口RAM存储结构,整体基于VHDL语言进行模块化设计,经过仿真和硬件测试,结果与MATLAB计算结果相比较验证了设计的正确性。当系统工作频率为90MHz时,完成1024点输入为12位复数的FFT需要45.6μs,满足所设计的数字频谱分析仪系统实时性要求,解决了系统实时性和资源占用的矛盾。同时该处理器是在不使用IP核的前提下开发的,降低了实现成本。     

基于FPGA的数据采集及显示

在电力系统谐波分析中,模数转换(ADC)电路是影响系统检测性能的主要环节之一。基于NiosII的谐波分析系统具有逻辑控制能力强、信号处理实时性高、系统抗干扰能力强等特点。以Altera公司的DE2开发板为平台,实现了采样电路的硬件设计;在Quartus II中用Verilog HDL语言完成了与FPGA的接口设计,并最终实现VGA显示。     

基于FPGA的电力谐波分析方法

电力系统非线性负荷产生的谐波严重地污染了电网的环境,因此分析电网性能,检测控制谐波污染具有重要意义.以周期图功率谱估计为基础,采用按时间抽选的基2DIT-FFT方法,在Altera公司的DE2开发板上,通过构建NiosⅡ软核处理器实现了给定电网系统的谐波及其性能分析.实验结果与Matlab仿真结果相同,证明了该法的正确性,且利用实序列的共轭对称性减少了计算量,满足实时处理的要求.     

基于FPGA的数字频谱分析仪设计

基于FPGA设计了一种数字频谱实时分析仪,该分析仪充分利用了FPGA并行运算的特点,并结合NIOSⅡ软核处理器的可重构性,采用周期图法实现了在48 kHz采样频率下实时信号的频谱分析和信号的时域、功率谱密度的液晶显示.     

基于NiosⅡ处理器的液晶显示接口及驱动程序设计

Altera SOPC Builder提供了NiosⅡ处理器及一些常用外设接口,但并没有提供320×240液晶模块的接口及驱动。利用SOPC Builder自定义逻辑的方法在SOPC设计中添加了自己开发的液晶显示模块IP核,并集成到系统并在NiosⅡIDE集成开发环境下进行编程,实现了嵌入式NiosⅡ软核处理器与液晶显示模块的接口设计,并编写了驱动程序。