基于FPGA的Manchester编解码及快速数字化电源通信的实现

本文将介绍使用Altera公司的开发软件Quartus Ⅱ 6.1进行VHDL[1]编程,实现FPGA的曼彻斯特编码、解码的仿真与设计,FPGA与DSP之间的SPI通信,及由光纤传输的曼彻斯特编码通信在数字化电源控制器上的应用.     

多道能谱仪ARM与FPGA高速数据并行通信设计

采用并行传输方式,在ARM与FPGA之间进行数据的传输。在FPGA中建立双口RAM模块,将处理后的数据缓存在双口RAM中,利用ARM自带的FSMC接口读取双口RAM中的数据,实现ARM与FPGA之间的高速通信。通过Modelsim仿真、多道能谱仪实际应用测试,结果显示该通信方式能使仪器正常稳定高速工作,脉冲通过率在1M/s以上,能解决多道能谱仪中ARM与FPGA之间数据通信问题。     

ARM与AD7656-1的多通道数据采集系统设计

针对γ辐射监测系统,应用ARM微处理器控制多通道AD芯片,实现对4路输入信号的高速数据采集.详细介绍了LPC2300系列ARM与高速模数转换芯片AD7656 -1基于SPI串行通信的应用方案,给出了二者之间的硬件连接图以及μC/OS -Ⅱ实时操作系统下的软件实现方法,为ARM嵌入式系统在高速数据采集方面的应用提供了一个解决方案.     

Design of data transmission for a portable DAQ system

Field Programmable Gate Array （FPGA）, combined with ARM （Advanced RISC Machines） is increasingly employed in the portable data acquisition （DAQ） system for nuclear experiments to reduce the system volume and achieve powerful and multifunctional capacity. High-speed data transmission between FPGA and ARM is one of the most challenging issues for system implementation. In this paper, we propose a method to realize the high-speed data transmission by using the FPGA to acquire massive data from FEE （Front-end electronics） and send it to the ARM whilst the ARM to transmit the data to the remote computer through the TCP/IP protocol for later process. This paper mainly introduces the interface design of the high-speed transmission method between the FPGA and the ARM, the transmission logic of the FPGA, and the program design of the ARM. The theoretical research shows that the maximal transmission speed between the FPGA and the ARM through this way can reach 50 MB/s. In a realistic nuclear physics experiment, this portable DAQ system achieved 2.2 MB/s data acquisition speed.     

基于ARM与FPGA的运动控制平台研究

介绍了基于ARM与FPGA的实时束流截面测量的嵌入式平台,讨论了电机控制器子系统的硬件接口设计,通过ARM的外围总线实现了ARM与FPGA的接口,并采用Linux操作系统对FPGA设备进行驱动开发。自主开发的硬件接口板用于测试ARM与FPGA实现方案以及整机集成后的硬件性能。实验测试表明,硬件接口板能有效实现电动控制,原运动控制器定位精度为1μm,现平台定位精度达2μm,数量级上满足要求,可用于后续FEL设备升级。     

基于FPGA的通用SPI总线IP核设计与实现

为了解决SPI协议中串行时钟的通用性问题,提出了一种基于FPGA实现SPI总线IP核的设计方法。以FPGA作为核心控制器对系统结构进行了模块化分解以适应自顶向下的设计方法并对各个模块进行阐述。在Quartus II开发平台中采用Verilog硬件描述语言利用有限状态机实现了SPI主机的设计方法并结合SPI时序给出了相应的数学模型。采用STMicro公司的M25P64串行FLASH结合该IP核设计了系统方案。最后在Modelsim环境下对FLASH的读、写操作进行仿真,并通过signaltap进行在线测试验证了该IP核设计的正确性和可靠性。     

多路集成单道脉冲幅度分析系统设计

为弥补传统的单道脉冲幅度分析器只能测量一个通道信号、体积大、功耗高等不足,设计了一种多路集成的单道脉冲幅度分析系统。采用具有多通道输入的MaPMT芯片进行前端模拟信号处理,使用FPGA进行计数,并通过ARM对系统进行控制和通信。该系统可同时处理高达128路的输入信号,具有精度高、效率高和小型化的特点。     

基于ARM9与FPGA的工业CT数据传输系统的接口设计

以samsung公司的ARM9系列处理器S3C2410和altera公司的cyclone系列FPGA为平台，详细介绍了S3C2410芯片通过AHB总线与FPGA进行硬件连接技术和基于QuartusⅡ环境下AHB总线控制时序的实现方法以及ARM-Linux平台下的AHB总线驱动程序的开发。设计结果实现了工业CT数据传输系统稳定快速地传输数据，此设计方案充分发挥了ARM和FPGA的各自优势，对其他双核接口设计开发有很好的指导作用。     

应用于同步加速器时序控制的片上可编程系统的设计

同步加速器对控制信号的时闻约束要求非常严格,时序控制是加速器控制系统中十分重要的环节.在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构.本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片.其最高工作频率可达185 MHz,硬件资源消耗不到4%.片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置.SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景.     

基于FPGA和ARM的控制器设计及在快联锁保护系统中的应用

联锁保护系统是上海光源为保护重要设备而设置的控制子系统,快联锁保护系统是其中一部分,其联锁响应时间要小于1ms。本文介绍了一种基于FPGA和ARM的快联锁保护系统的实现方案,该方案利用ARM软件功能强及FPGA逻辑处理灵活和IO资源丰富的特点实现快联锁的功能。本文简要介绍了系统的设计方案和硬件结构,及该控制器的测试结果。     

Kicker磁铁电源控制系统设计

兰州重离子加速器冷却储存环包含多个注入和引出环节,其中较为关键的是CSRm的引出和CSRe的注入系统,其时间控制精度直接影响束流的注入引出效率。本文采用先进的ARM+FPGA技术实现对踢轨电源系统的精确控制,其时间控制精度达ns量级。ARM主要实现控制数据的下载与上传,踢轨系统的控制时序主要通过FPGA编程完成。远程时序控制信号均通过光纤传输,同时对踢轨电源的电压给定采用数字电位器技术实现,给定精度达0.1%。     

基于FPGA的CPU多MII通信接口实现

为实现嵌入式CPU和两路数据采集系统之间的长距离高速通信,利用FPGA将嵌入式CPU的MII(介质无关接口)扩展成两个40Mbps的非标准数据率MII,FPGA通过这两个MII和长距离以太网收发器通信,接收和汇聚来自220米以外的数据采集系统的数据,数据采集系统的最高数据率为24Mbps,这些数据最后通过嵌入式CPU的MII发送给CPU。全部逻辑设计在Xilinx的XC3S100E上实现,通过基于S3C4510B的测试平台测试验证其正确性,在实际使用中效果良好。     

Development of a real-time magnetic island reconstruction system based on PCIe platform for HL-2A tokamak

A real-time magnetic island reconstruction(MIR) system based on PCI express platform for HL-2 A tokamak is introduced. The front-end analog circuit and high performance analog-to-digital converters complete high-precision synchronous sampling of 18 channel Mirnov signals, and the application of PCIe platform and direct memory access technology enables high speed data transmission between graphics processing unit and field programmable gate array(FPGA).FPGA, as a mainstream high speed parallelizable computing tool, was used to implement the MIR algorithm, while a parameter table is established in an external double data rate SDRAM to improve the computational efficiency. The software of the MIR system is developed with Compute Unified Device Architecture 8.0 in Centos 6 system, which mainly realizes driver development, data transmission, network communication, parameter calculation and system control. This system has been tested in HL-2 A plasma discharge experiment, and the reconstructed magnetic island structure can achieve a spatial resolution of 1.02 cm while the time resolution can reach 2 ms.     

EAST嵌入式数据采集系统设计

介绍了EAST核聚变装置中嵌入式数据采集系统的设计,该系统基于FPGA和ARM技术,集成信号调理、数据采集和数据处理于一体,便于放置于实验现场进行采集,具有较高的集成度和便捷性。同时,针对聚变实验的稳态运行,该系统引入了时间片技术,实现了长时间采集和数据实时传输。     

基于FPGA状态空间方程解算器的HIRFL-CSR电源控制器设计

兰州重离子加速器冷却储存环(HIRFL-CSR)磁铁电源控制系统迫切需要提高性能,为实现基于现代控制理论的复杂控制算法,设计了ARM+FPGA结构的数字电源控制器。在FPGA中,设计了全新的硬件状态空间方程解算器,对电源进行实时、高速的状态反馈控制。结果证明,控制器可很好地实现最优观测状态反馈闭环控制,且其动态响应速度、稳态精度、抗干扰性及鲁棒性均有很大的提高。     

CYCIAE-100回旋加速器射频低电平系统嵌入式IOC设计

为对CYCIAE-100回旋加速器射频系统进行远程监测与控制,实现与CYCIAE-100回旋加速器主控制系统的联锁,研制了一种基于ARM9系列处理器的嵌入式IOC。该嵌入式IOC运行Linux操作系统,使用EPICS建立了IOC作为控制软件。通过软、硬件协同设计,扩展了ARM9系列处理器的SPI从设备数量,开发了ADC和DAC设备的Linux驱动程序和EPICS设备驱动程序。使用Python语言开发了EPICS串口设备支持程序。经过长期运行考验,该嵌入式IOC稳定可靠,满足远程监测和控制的需求。     

重离子治癌加速器高速实时数据传输系统研制

分析了重离子治癌专用加速器对部分同步数据和过程数据的传输要求,提出并实现了一种高速率、可纠错、远距离的实时数据传输系统,以提高加速器同步和控制的效率和可靠性。系统优化了传统系统的硬件配置和布局。采用PXI、FPGA、SDRAM与远距离千兆光纤模块相结合的系统构架,替代了原数据传输过程中低速、近距离、抗干扰性不强的数据通路和处理器件。软件上,通过对两片FPGA的编程,在系统后端实现了PXI接口和DMA相结合的方式与加速器服务器进行数据交互;在系统前端实现了800 MHz载波100 MHz基带信号的实时、远程、高速串行帧传输。通过该数据传输系统,保证新加速器系统的同步事例、电源波形等实时数据在服务器和远端控制器之间的高效传输。