纯甲类小“胆”机

纯甲类小“胆”机张义方“胆”（电子管）功放以浑厚、柔顺、甜美之靓声，赢得了越来越多的“发烧友”之青睐。本文介绍的“小胆机”具有以下特点：（１）电路简单。整机只用了两枚电子管，固而符合“胆”机“简洁至上”（ＴｈｅｓｉｍｐｌｅｉｓＴｈｅｂｅｓｔ）的设计原...     

23mW 33dB光纤放大器模块的研究

报道了高功率掺饵光纤放大器模块的研制。它采用低掺杂Ｅｒ／Ｇｅ／Ａｌ光纤作为放大媒介并采用１．４８μｍ以向激光泵浦结构，模块小信号增益３３ｄＢ，最小噪声系数５．１ｄＢ最大输出功率２３ｍＷ。     

前置光放大器实验研究：1994年10月27日收到

报道了在１４０Ｍｂ／ｓ光通信端机上采用国产１．３μｍ低噪声半导体光放大器作为前景光放大器的研究结果。理论分析和实验表明，必须采用窄带光学滤波器滤除光放大器自发辐射引起的各种噪声。     

电荷放大器检定中的问题

本详细讨论了按照“普通电荷放大器检定规程”检定电荷放大器时，有可能出现新的误差，甚至无法检定高频段，并且提出了解决办法。     

驱动压电陶瓷的高压放大器

概述了高压放大器的基本组成，以及采用高压稳压电源措施，提高高压放大器的性能，并简述了高压放大器输出级的工作原理，给出了过渡保护方法。     

高性能电子管放大器回顾

自1906年实用的电子管面世,1912年高真空管研制成功以来,就有了声频放大器(当时称低频放大器)。声频放大器最先应用于无线电收音机,随着唱片技术的发展,电唱机对大音量和高音质的要求,有声电影的实现,剧场对扩音设备急需革新,所以在20世纪30年代电子管声频放大器已进入全盛时期。基于电子管的改良,负反馈技术的成熟,二次大战后,慢转密纹唱片、调频广播的出现,更刺激了人们对高性能声频放大器的研究开发,一些高保真放     

纯甲类功率放大器的制作（中）

纯甲类功率放大器的制作（中）高顺三、印刷线路板设计要点对功放来说，有了一个好线路，井不等于就能出好声。印板的设计，对效果有极大的影响。笔者提出以下一些看法，供参考。首先是走线的问题，不知道大家注意过没有，国外设计制作的许多印板，上面的走线是弯弯曲曲的...     

极典VAA—100E胆机的组装与摩机

极典ＶＡＡ－１００Ｅ胆机的组装与摩机王振民两年前，当市面上刚推出胆机套件ＶＡＡ－１２０时，邮购了一套。把套件焊装完已是夜深之时，按下电源开关，逐渐开大音量，听到胆机所发出的甜美、细腻的声音，暖融融的感受直透心扉，与晶体管机所放出的声音完全不同，显得丰...     

试论单级低频放大器的设置及测试

本文主要讨论放大器静态工作点及测量所涉及的若干问题。     

声频放大器的动态指标及其对音质的影响

声频放大器的动态指标及其对音质的影响张维国前言声频放大器是放声系统的重要组成部分，它的技术指标基本上决定了放声系统的电性能。如何正确认识放大器这些指标并使其与听音评价标准尽量统一起来，以及如何提高这些指标，是放声系统中的重要问题。早在２０－３０年代，...     

用集成功放组成的精密功率放大器

介绍了一种用厚膜集成功放加上稳幅电路组成的精密功率放大器,其稳定度、频率响应和波形失真都达到了很高的指标。     

超声波倒车雷达中电荷放大器的分析与选择

为了提高超声波倒车雷达系统的量程及灵敏度,提出利用PROTEL软件对电荷放大器进行仿真选型.今对常见的LM2904、OP07、LF356和LF357_NSC四种不同性能的运算放大器所组成的电荷放大电路的性能进行分析及仿真,得出了适合本应用的电荷放大电路.实验数据表明,本电路的实际测量距离能达到6m,误差为0.6%.     

LSI中的CMOS运算放大器的设计

利用CSMC0.6μmCMOS工艺实现了一个用于LSI中的CMOS运算放大器,整个设计利用SPICE软件进行系统模拟,利用九天(Zeni)工具进行了版图设计和验证,最后已通过东南大学MPW(multi-project-wafer)进行了流片.此放大器增益为72.9dB,单位增益带宽为10.2MHz,±1.65V电源供电,功耗小于0.5mW,整个芯片面积为0.5mm×0.5mm.     

零点漂移在差分放大电路中的影响分析

在模拟电路设计中,零点漂移是直接耦合放大电路存在的一个特殊问题。本文结合工程应用案例,介绍了AD620仪表放大器零点漂移引发的问题,指出其形成原因,进行了影响分析,通过对滤波电容的不同选择,得出了共模抑制比对零点漂移的影响。本文可以避免实际可能出现的采集精度超差等问题,并对故障分析提供一定的参考和依据。     

Gate controlled amplifier for platinum NMR thermometry

A 250 kHz pulsed NMR circuit for measurement of platinum nuclear susceptibility is described. The nuclear free induction decay signal is detected using the single-coil method. Saturation of the amplifier is avoided by gating the rf pulse. This system is used for nuclear thermometry below 30 mK.     

无线收、发信机的设计

主要讲述移动通信中收、发信机的工作原理、基本结构和组成.在给出收、发信机原理框图的同时,着重分析了锁相环路的设计.     

A High Gain,Noise Cancelling 3.1-10.6 GHz CMOS LNA for UWB Application

With the rapid development of ultra-wideband communications, the design requirements of CMOS radio frequency integrated circuits have become increasingly high. Ultra-wideband (UWB) low noise amplifiers are a key component of the receiver front end. The paper designs a high power gain (S₂₁) and low noise figure (NF) common gate (CG) CMOS UWB low noise amplifier (LNA) with an operating frequency range between 3.1 GHz and 10.6 GHz. The circuit is designed by TSMC 0.13 μm RF CMOS technology. In order to achieve high gain and flat gain as well as low noise figure, the circuit uses many technologies. To improve the input impedance matching at low frequencies, the circuit uses the proposed T-match input network. To decrease the total dissipation, the circuit employs current reused technique. The circuit uses he noise cancelling technique to decreases the NF. The simulation results show a flat S₂₁>20.81 dB, the reverse isolation (S₁₂) less than -48.929 dB, NF less than 2.617 dB, the minimum noise figure (NF_min)=1.721 dB, the input return loss (S11) and output return loss (S₂₂) are both less than -14.933 dB over the frequency range of 3.1 GHz to 10.6 GHz. The proposed UWB LNA consumes 1.548 mW without buffer from a 1.2 V power supply.     

平衡式E/F类功率放大器的设计与实现

为了解决功率放大器设计过程中存在的效率低和输入/输出端回波损耗较大的问题,设计了一种工作频率为1.5 GHz的平衡式功率放大器。通过采用3 dB定向耦合器对射频信号进行分配及合成,大大降低了输入/输出端的驻波系数,并将逆F类功率放大器的谐波控制网络引入E类功率放大器的匹配电路中。使用ADS对晶体管进行负载牵引和源牵引,得到晶体管的输入/输出阻抗,同时结合晶体管的寄生参数,在输出匹配电路中对二次谐波、三次谐波分别进行开路和短路处理,且为了进一步提高功率放大器的工作性能,在输入电路结构中抑制了二次谐波。选用GaN HEMT器件CGH40010F晶体管,利用ADS软件进行电路仿真,并采用Rogers4350b高频板材制作该功率放大器的实际测试电路板。仿真优化和实测表明：在输入功率为28 dBm时,该功率放大器的输出功率为41.54 dBm,漏极效率为76.99%,功率附加效率（power additional efficiency,PAE）达到73.59%,输入/输出端驻波系数小于2,同时具有160 MHz的高效率带宽,且最大输出功率较单管功率放大器提高了3 dB。实测结果与仿真数据有一定的误差,但仍有较好的一致性,满足设计指标要求,验证了设计方法的可行性。该设计方法具有效率高和回波损耗低的优势,提高了功率放大器的设计效率,使它在当今高效绿色节能的射频微波通信系统中具有广阔的应用前景。     

用电桥校准电离真空计的离子流放大器

采用电桥线路校准电离真空计的离子流放大器，不必考虑离子流放大器的输入电阻，即可解决１０－１２～１０－４Ａ的小电流测量问题．     

Cache Memory Design for Single Bit Architecture with Different SenseAmplifiers

Most modern microprocessors have one or two levels of on-chip caches to make things run faster, but this is not always the case. Most of the time, these caches are made of static random access memory cells. They take up a lot of space on the chip and use a lot of electricity. A lot of the time, low power is more important than several aspects. This is true for phones and tablets. Cache memory design for single bit architecture consists of six transistors static random access memory cell, a circuit of write driver, and sense amplifiers (such as voltage differential sense amplifier, current differential sense amplifier, charge transfer differential sense amplifier, voltage latch sense amplifier, and current latch sense amplifier, all of which are compared on different resistance values in terms of a number of transistors, delay in sensing and consumption of power. The conclusion arises that single bit six transistor static random access memory cell voltage differential sense amplifier architecture consumes 11.34 μW of power which shows that power is reduced up to 83%, 77.75% reduction in the case of the current differential sense amplifier, 39.62% in case of charge transfer differential sense amplifier and 50% in case of voltage latch sense amplifier when compared to existing latch sense amplifier architecture. Furthermore, power reduction techniques are applied over different blocks of cache memory architecture to optimize energy. The single-bit six transistors static random access memory cell with forced tack technique and voltage differential sense amplifier with dual sleep technique consumes 8.078 μW of power, i.e., reduce 28% more power that makes single bit six transistor static random access memory cell with forced tack technique and voltage differential sense amplifier with dual sleep technique more energy efficient.